DATA SHEET
TPS53625 VR12.0 VCPU 向け、2 相、D-CAP+ 降圧コントローラ
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1 特長
- VR12.0 シリアル VID (SVID) 準拠
- 1 または 2 フェーズの動作
- ゼロ負荷と非ゼロ負荷の両方のライン・アプリケーションをサポートします
- 8 ビット DAC の出力範囲：0.25V～1.52V
- 軽負荷と重負荷の両方で効率を最適化
- 8 つの独立したレベルのオーバーシュート低減 (OSR) およびアンダーシュート低減 (USR)
- ドライバ不要の構成により効率的な高周波数のスイッチングを実現
- ディスクリート、パワー・ブロック、出力段、DrMOS MOSFETの実装をサポート
- 正確で調整可能な電圧ポジショニング
- 300kHz～1MHz の周波数を選択可能
- 特許申請中の自動バランス位相バランス
- 8 レベルの電流制限を選択可能
- 4.5V～28V の変換電圧範囲
- 小型の 4mm × 4mm、32 ピン VQFN PowerPAD™ ICパッケージ
2 アプリケーション
- コア・メモリ
3 概要
TPS53625 デバイスは、VR12.0 SVID に完全に準拠した、ドライバ不要の降圧コントローラです。D-CAP+ アーキテクチャなどの高度な制御機能と、パルス・オーバーラップでのアンダーシュート削減 (USR) およびオーバーシュート削減 (OSR) により、高速な過渡応答、最小の出力容量、高効率を実現します。また、TPS53625 デバイスは CCM および DCM 動作時に単一フェーズで動作し、軽負荷時の効率を上げることもできます。TPS53625 デバイスは、VR_READY (PGOOD)、ALERT、VR_HOT など、VR12.0 I/O を強化する機能を搭載しています。SVID インターフェイスのアドレスは、0 から 7 までの範囲でプログラムできます。VOUT のスルーレートと電圧ポジショニングの可変制御により、VR12.0 の機能はさらに強化されます。
TPS51604 FETゲート・ドライバと組み合わせると、非常に高速でスイッチング損失が小さいソリューションを実現できます。TPS53625 デバイスは、テキサス・インスツルメンツの一部の出力段製品と連携して動作し、最適な効率を実現します。DrMOS 製品と組み合わせることもできます。TPS53625 デバイスは、デフォルトのブート電圧の 1V で動作します。アプリケーションによっては、設計に外付けの分圧抵抗を組み込むことにより、デフォルトのブート電圧を無効にできます。
TPS53625 デバイスは、省スペースで熱的に強化された 32 ピンの VQFN パッケージで供給され、-40℃～105℃で動作します。
| 部品番号(1) | パッケージ | 本体サイズ (公称) |
|---|---|---|
| TPS53625 | VQFN (32) | 4.00mm × 4.00mm |
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
図 3-1 概略回路図