JAJSGG4A
November 2018 – December 2018
TPS546D24
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
アプリケーション概略図
4
改訂履歴
5
概要(続き)
6
Pin Configuration and Functions
Pin Functions
7
デバイスおよびドキュメントのサポート
7.1
デバイス・サポート
7.1.1
デベロッパー・ネットワークの製品に関する免責事項
7.1.2
開発サポート
7.1.2.1
WEBENCH®ツールによるカスタム設計
7.1.2.2
Texas Instruments Fusion Digital Power Designer
7.2
ドキュメントの更新通知を受け取る方法
7.3
コミュニティ・リソース
7.4
商標
7.5
静電気放電に関する注意事項
7.6
Glossary
8
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RVF|40
MPQF268C
サーマルパッド・メカニカル・データ
RVF|40
QFND333E
発注情報
jajsgg4a_oa
jajsgg4a_pm
1
特長
分割レール対応:2.95V~16V PVIN、
2.95V~18V AVIN (4V
IN
VDD5によるスイッチング)
4.5mΩ/0.9mΩのMOSFET内蔵
平均電流モード制御、内部補償を選択可能
2×、3×、4×スタッカブルで最大160Aのカレント・シェア(電流共有)、出力ごとに1つのアドレスをサポート
選択可能な出力:ピン・ストラップで0.6V~5.5V、PMBusのVOUT_COMMANDで0.25V~5.5V
豊富なPMBusコマンド・セット、V
OUT
、I
OUT
、内部ダイ温度のテレメトリ
内蔵FB分圧器による差動リモート・センシングで1%未満のV
OUT
誤差(T
J
= –40°C~+150°C)を実現
PMBusによるAVSおよびマージニング機能
MSELピンによるPMBusデフォルト値のピン設定
225
kHz~1.5MHzで12のスイッチング周波数を選択可能(8つのピン・ストラップ・オプション)
周波数同期入力/同期出力
プリバイアス出力をサポート
強結合インダクタをサポート
7mm×5mm×1.5mm、40ピンQFN、ピッチ= 0.5mm
WEBENCH® Power Designer
により、TPS546D24を使用するカスタム設計を作成