JAJSSB2A September   2024  – October 2025 TPS548B23

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  D-CAP4 制御
      2. 6.3.2  内部 VCC LDO と VCC ピンへの外部バイアスの使用
        1. 6.3.2.1 シングル バスからデバイスへの電力供給
        2. 6.3.2.2 分割レール構成によるデバイスへの電力供給
      3. 6.3.3  マルチファンクション構成 (CFG1-5) ピン
        1. 6.3.3.1 マルチファンクション構成 (CFG1-2) ピン (内部フィードバック)
        2. 6.3.3.2 マルチファンクション構成 (CFG1-2) ピン (外部フィードバック)
        3. 6.3.3.3 マルチファンクション構成 (CFG3-5) ピン
      4. 6.3.4  イネーブル
      5. 6.3.5  ソフト スタート
      6. 6.3.6  パワー グッド
      7. 6.3.7  過電圧および低電圧保護
      8. 6.3.8  出力電圧設定 (外部フィードバック構成)
      9. 6.3.9  リモート センス
      10. 6.3.10 ローサイド MOSFET のゼロ交差センシング
      11. 6.3.11 電流センスと正の過電流保護の各機能
      12. 6.3.12 ローサイド MOSFET 負電流制限
      13. 6.3.13 出力電圧放電
      14. 6.3.14 UVLO 保護
      15. 6.3.15 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 自動スキップ (PFM) エコモード軽負荷動作
      2. 6.4.2 強制連続導通モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 出力電圧設定値
        2. 7.2.2.2 スイッチング周波数の選択
        3. 7.2.2.3 インダクタの選択
        4. 7.2.2.4 出力コンデンサの選択
        5. 7.2.2.5 入力コンデンサ (CIN) の選択
        6. 7.2.2.6 VCC バイパス コンデンサ
        7. 7.2.2.7 BOOT コンデンサ
        8. 7.2.2.8 PG プルアップ抵抗
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.2.2.2 スイッチング周波数の選択

この設計では、内部フィードバック モードを使用し、CFG2 ピンを VCC (600kHz) または GND (800kHz) に接続するか、フローティング (1.2MHz) のままにすることで、スイッチング周波数が設定されます。表 6-4 も参照してください。

外部フィードバック構成を使用する場合、CFG1 ピンを使用して 4 つのスイッチング周波数 (600kHz、800kHz、1MHz、1.2MHz) から選択できます。外部フィードバックモードでの CFG1 ピン構成の使用方法の詳細については、表 6-3 も参照してください。

スイッチング周波数の選択は、高効率と小型設計とのトレードオフになります。スイッチング周波数が低いと、全体の効率は高くなりますが、外付け部品は比較的大きくなります。スイッチング周波数が高いほどスイッチング損失が増加し、効率や放熱性能が悪化します。この設計では、CFG2 ピンを AGND に接続し、スイッチング周波数を 800kHz に設定します

降圧コンバータのスイッチング周波数を選択するときは、最小オン時間と最小オフ時間を考慮する必要があります。式 10 では、最小オン時間によって制限される前の最大 fSW を計算します。D-CAP4 制御によりコンバータの最小オン時間制限に達すると、実効スイッチング周波数が変化して出力電圧がレギュレートされたままになります。この計算では、コンバータの抵抗性電圧降下を無視して、ワースト ケースの推定が行われます。

式 10. f S W m a x = V O U T V I N m a x × 1 t O N _ M I N = 3.3   V 16   V × 1 40   n s = 5156   k H z

式 11では、最小オフ時間によって制限される前の最大 fSW を計算します。D-CAP4 制御によるコンバータの最小オフ時間制限に達すると、動作デューティサイクルは増加し、出力電圧は入力電圧に応じて低下し始めます。この式では、次の手順で選択されたインダクタの DC 抵抗 RDCR が必要なため、この予備計算では 1.4mΩ の抵抗を想定しています。最小オフ時間によって制限される最大 fSW 付近で動作する場合は、式 12 を使用する際に温度による抵抗の変動を考慮する必要があります。選択した 800kHz の fSW は、計算された 2 つの最大値を下回っています。

式 11. f S W m a x = V I N m i n - V O U T - I O U T m a x × R D C R + R D S O N _ H S t O F F _ M I N m a x × V I N m i n - I O U T m a x × R D S O N _ H S - R D S O N _ L S
式 12. f S W m a x = 8   V - 3.3   V - 20   A × 1.4   m Ω + 9.5   m Ω 150   n s × 8   V - 20   A × 9.5   m Ω - 3.3   m Ω = 3.8   M H z