JAJSGY7B
September 2017 – February 2019
TPS61085A-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
概略回路図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Soft Start
7.3.2
Frequency Select Pin (FREQ)
7.3.3
Undervoltage Lockout (UVLO)
7.3.4
Thermal Shutdown
7.3.5
Overvoltage Prevention
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Inductor Selection
8.2.2.2
Rectifier Diode Selection
8.2.2.3
Setting the Output Voltage
8.2.2.4
Compensation (COMP)
8.2.2.5
Input Capacitor Selection
8.2.2.6
Output Capacitor Selection
8.2.3
Application Curves
8.3
System Examples
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.2
ドキュメントの更新通知を受け取る方法
11.3
コミュニティ・リソース
11.4
商標
11.5
静電気放電に関する注意事項
11.6
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DGK|8
MPDS028E
サーマルパッド・メカニカル・データ
発注情報
jajsgy7b_oa
jajsgy7b_pm
10.2
Layout Example
Figure 22.
TPS61085A-Q1 Layout Example