JAJSFX8K August 2018 – July 2025 TPS62810-Q1 , TPS62811-Q1 , TPS62812-Q1 , TPS62813-Q1
PRODUCTION DATA
さらに高いスイッチング周波数でスイッチ モード電源を動作させるには、適切なレイアウトが非常に重要です。したがって、確実に動作させ、仕様に規定された性能を達成するため、TPS6281x-Q1 の PCB レイアウトでは細心の注意が必要です。レイアウトが不適切な場合、レギュレーション性能の低下 (ラインと負荷の両方)、安定性と精度の低下、EMI 放射の増加、ノイズ感度の増加などの問題につながる可能性があります。
一般的な外部グランド接続を行うように設計された TPS6281x-Q1 の推奨レイアウトについては、 レイアウト例を参照してください。入力コンデンサは、VIN ピンと GND ピンとの間に、できるだけ近づけて配置する必要があります。
di/dt の大きいループの経路は、インダクタンスと抵抗が小さくなるようにします。そのため、スイッチング負荷電流が流れる経路は、できるだけ短く、かつ幅広くする必要があります。dv/dt の大きい配線経路は、(その他のすべてのノードに対する) 容量が小さくなるようにします。そのため、入力および出力容量を IC ピンにできる限り近づけて配置し、長距離にわたる並列配線や狭いトレースを避ける必要があります。交流電流を流すループに囲まれた領域から放射されるエネルギーは、その領域の面積に比例するため、その面積をできるだけ小さくする必要があります。
敏感なノード (FB など) は、短い配線で接続し、dv/dt の大きい信号 (SW など) に近づけないようにする必要があります。敏感なノードは、出力電圧に関する情報を伝達するため、(出力コンデンサの) 実際の出力電圧のできるだけ近くに接続する必要があります。SS/TR ピンのコンデンサと FB 抵抗 (R1、R2) は、IC の近くに配置し、これらのピンとシステム グランド プレーンに直接接続する必要があります。
このパッケージでは、電力を放散する目的でピンを使用します。VIN および GND ピンのサーマル ビアは、PCB を通して熱を拡散させるのに有効です。
推奨レイアウトは EVM に実装されており、TPS62810EVM-015 評価基板ユーザーズ ガイド に記載されています。