JAJSJH9E April   2023  – August 2025 TPS62874-Q1 , TPS62875-Q1 , TPS62876-Q1 , TPS62877-Q1

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
  5. デバイスのオプション
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格 - Q100
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C インターフェイス タイミングの要件
    7. 6.7 代表的特性
  8. パラメータ測定情報
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  固定周波数の DCS-Control トポロジ
      2. 8.3.2  強制 PWM モードとパワーセーブ モード
      3. 8.3.3  非同期過渡モード (オプション)
      4. 8.3.4  高精度イネーブル
      5. 8.3.5  スタートアップ
      6. 8.3.6  スイッチング周波数の選択
      7. 8.3.7  出力電圧設定
        1. 8.3.7.1 出力電圧範囲
        2. 8.3.7.2 出力電圧の設定ポイント
        3. 8.3.7.3 デフォルト以外の出力電圧の設定ポイント
        4. 8.3.7.4 ダイナミック電圧スケーリング
        5. 8.3.7.5 ドループ補償
      8. 8.3.8  補償 (COMP)
      9. 8.3.9  モード選択 / クロック同期 (MODE/SYNC)
      10. 8.3.10 スペクトラム拡散クロック処理 (SSC)
      11. 8.3.11 出力放電
      12. 8.3.12 低電圧誤動作防止 (UVLO)
      13. 8.3.13 過電圧誤動作防止 (OVLO)
      14. 8.3.14 過電流保護
        1. 8.3.14.1 サイクル単位の電流制限
        2. 8.3.14.2 ヒカップ モード
        3. 8.3.14.3 電流制限モード
      15. 8.3.15 パワー グッド (PG)
        1. 8.3.15.1 スタンドアロン、プライマリ デバイスの動作
        2. 8.3.15.2 2 次デバイスの動作
      16. 8.3.16 リモート センス
      17. 8.3.17 熱警告およびシャットダウン
      18. 8.3.18 スタック動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーオン リセット
      2. 8.4.2 低電圧誤動作防止
      3. 8.4.3 スタンバイ
      4. 8.4.4 オン
    5. 8.5 プログラミング
      1. 8.5.1 シリアル インターフェイスの説明
      2. 8.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
      3. 8.5.3 HS-Mode のプロトコル
      4. 8.5.4 I2C 更新シーケンス
      5. 8.5.5 I2C レジスタ リセット
      6. 8.5.6 ダイナミック電圧スケーリング (DVS)
  10. デバイスのレジスタ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 インダクタの選択
        2. 10.2.2.2 入力コンデンサの選択
        3. 10.2.2.3 補償抵抗の選択
        4. 10.2.2.4 出力コンデンサの選択
        5. 10.2.2.5 補償コンデンサ CC の選択
        6. 10.2.2.6 補償コンデンサ CC2 の選択
      3. 10.2.3 アプリケーション曲線
    3. 10.3 2 つの TPS62876-Q1 をスタック構成で使用する代表的なアプリケーション
      1. 10.3.1 2 つのスタック デバイスの設計要件
      2. 10.3.2 詳細な設計手順
        1. 10.3.2.1 補償抵抗の選択
        2. 10.3.2.2 出力コンデンサの選択
        3. 10.3.2.3 補償コンデンサ CC の選択
      3. 10.3.3 2 つのスタック デバイスのアプリケーション曲線
    4. 10.4 3 つの TPS62876-Q1 をスタック構成で使用する代表的なアプリケーション
      1. 10.4.1 3 つのスタック デバイスの設計要件
      2. 10.4.2 詳細な設計手順
        1. 10.4.2.1 補償抵抗の選択
        2. 10.4.2.2 出力コンデンサの選択
        3. 10.4.2.3 補償コンデンサ CC の選択
      3. 10.4.3 3 つのスタック デバイスのアプリケーション曲線
    5. 10.5 設計のベスト プラクティス
    6. 10.6 電源に関する推奨事項
    7. 10.7 レイアウト
      1. 10.7.1 レイアウトのガイドライン
      2. 10.7.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

スタック動作

複数の TPS6287x-Q1または デバイスを「スタック」と呼ばれる構成で並列接続することで、出力電流能力を高めたり、デバイスの接合部温度を下げたりすることができます。スタックは、1 つのプライマリデバイスと 1 つ以上のセカンダリデバイスで構成されます。初期化中に、各デバイスは SYNCOUT ピンを監視し、自身が 1 次側デバイスとして動作すべきか、それとも 2 次側デバイスとして動作すべきかを判断します。

  • SYNCOUT ピンとグランドの間に 47kΩ の抵抗が接続されている場合、そのデバイスは 2 次側デバイスとして動作します
  • SYNCOUT ピンがハイ インピーダンス状態の場合、そのデバイスは 1 次側デバイスとして動作します

図 8-16に、2 つの TPS6287x -Q1デバイスをスタックした推奨相互接続を示します。


TPS62874-Q1 TPS62875-Q1 TPS62876-Q1 TPS62877-Q1 2 個の TPS6287x-Q1 デバイスをスタックした構成

図 8-16 2 個の TPS6287x-Q1 デバイスをスタックした構成
注意すべき重要なポイントは次のとおりです。

  • スタック内のすべてのデバイスは共通のイネーブル信号を共有しています。この信号は、15kΩ 以上の抵抗でプルアップする必要があります。
  • スタック内のすべてのデバイスは、共通のパワー グッド信号を共有します。
  • スタック内のすべてのデバイスは共通の補償信号を共有します。
  • すべてのセカンダリ デバイスは、SYNC_OUT ピンとグランドの間に 47kΩ 抵抗を接続する必要があります。
  • 各デバイスのリモート センス ピン (VOSNS および GOSNS) は接続する必要があります(これらのピンをフローティングのままにしないでください)。
  • プライマリ デバイスの VOSNS および GOSNS は、負荷のコンデンサに接続する必要があります
  • セカンダリ デバイスの VOSNS と GOSNS は、デバイスの出力コンデンサに接続するか、または両方のピンを AGND に接続することもできます。
  • 各デバイスは、同じスイッチング周波数に設定する必要があります。
  • 1 次側デバイスは、強制 PWM 動作に設定する必要があります (2 次側デバイスは自動的に強制 PWM 動作に設定されます)。
  • スタック構成は、外部クロックとの同期またはスペクトラム拡散クロック処理をサポートできます。
  • デフォルトの出力電圧の設定には、1 次側デバイスのVSELピンのみが使用されます。2 次側デバイスのVSEL ピンの は使用しないため、グランドに接続する必要があります。
  • セカンダリ デバイスの SDA および SCL ピンは使わず、グランドに接続する必要があります。
  • スタック構成ではデイジーチェーン接続されたクロック信号を使用し、各デバイスは隣接するデバイスに対して約 120° の位相差を持ってスイッチング動作を行います。クロック信号をデイジーチェーン接続するには、1 次側デバイスの SYNCOUT ピンを最初の 2 次側デバイスの MODE/SYNC ピンに接続します。最初の 2 次側デバイスの SYNCOUT ピンを、2 番目の 2 次側デバイスの MODE/SYNC ピンに接続します。スタック内のすべてのデバイスに対してこの接続方式を続行し、デバイスをデイジーチェーン接続します。
  • CONTROL2:SYNC_OUT_PHASE = 1 によって、1 次側デバイスから最初の 2 次側デバイスへ 180° の位相シフトが設定されます。利用可能なOTPスピンの全リストについては、デバイスのオプション表を参照してください。
  • ヒカップ過電流保護は、スタック構成で使用しないでください。

スタック構成では、共通イネーブル信号は SYSTEM_READY 信号としても機能します (セクション 8.3.4を参照)。デバイスの起動時またはフォルトの発生時に、スタック内の各デバイスが EN ピンを Low にすることができます。そのため、すべてのデバイスがスタートアップ シーケンスを完了し、フォルトがない場合のみ、スタックが有効になります。いずれか 1 つのデバイスに故障が発生した場合、その故障状態が存在している限り、スタック全体が無効化します。

起動中、イネーブル信号 (SYSTEM_READY) が LOW になっている間、1 次側デバイスは COMP ピンを LOW にします。イネーブル信号が High になると、1 次側デバイスが COMP ピンを能動的に制御し、スタック内のすべてのデバイスがその COMP 電圧に従います。起動時に、スタック内の各デバイスが、ピンが初期化される間、PG ピンを Low にします。初期化が完了すると、スタック内の 2 次側の各デバイスは PG ピンを高インピーダンス状態にし、PG 信号の状態は 1 次側デバイスのみが制御します。PG ピンは、スタックが立ち上がりシーケンスを完了し、出力電圧が規定範囲内に達したときに High になります。スタック内の 2 次側デバイスは、パワーグッド信号の立ち上がりエッジを検出すると、DCM 動作から CCM 動作に切り替わります。スタックが正常に起動すると、プライマリ デバイスは通常の方法でパワーグッド信号を制御します。スタック構成では、個々のデバイスにのみ影響する故障と、すべてのデバイスに影響するその他の故障があります。たとえば、1 つのデバイスが電流制限に入った場合、そのデバイスのみが影響を受けます。しかし、1 つのデバイスにサーマル シャットダウンまたは低電圧誤動作防止イベントが発生すると、共有のイネーブル (SYSTEM_READY) 信号により、すべてのデバイスが無効化されます。

スタック動作中の機能

デバイス機能の一部はスタック動作中は使用できないか、プライマリ コンバータでのみ使用できます。表 8-8に、スタック動作時に使用できる機能をまとめます。

表 8-8 スタック動作中の機能
機能プライマリ デバイスセカンダリ デバイス注記
UVLOありあり共通のイネーブル信号
OVLOありあり共通のイネーブル信号
OCP -電流制限ありあり個人向け
OCP -ヒカップ OCPなしなしスタック操作中は使用しないでください
サーマル シャットダウンありあり共通のイネーブル信号
パワーグッド (ウィンドウ コンパレータ)ありなしプライマリ デバイスのみ
I2C インターフェイスありなしプライマリ デバイスのみ
DVSI2C 経由なしプライマリ デバイスのみで制御される電圧ループ
SSCI2C 経由なしプライマリ デバイスからセカンダリ デバイスへのデイジーチェーン接続
SYNCありあり1 次側デバイスに適用される同期クロック
高精度イネーブルなしなしバイナリイネーブルのみ
出力放電ありありセカンダリ デバイスでは常に有効になっています

スタック動作中の故障処理

スタック構成では、個々のデバイスにのみ影響する故障と、すべてのデバイスに影響するその他の故障があります。たとえば、1 つのデバイスが電流制限に入った場合、そのデバイスのみが影響を受けます。しかし、1 つのデバイスにサーマル シャットダウンまたは低電圧誤動作防止イベントが発生すると、共有のイネーブル (SYSTEM_READY) 信号により、すべてのデバイスが無効化されます。表 8-9 に、TPS6287x-Q1デバイスのスタック動作中のフォルト処理を示します。

表 8-9 スタック動作中の故障処理
故障状態デバイスの応答システムの応答
UVLOイネーブル信号が Low にプルされる新しいソフトスタート
OVLO
サーマル シャットダウン
電流制限イネーブル信号は High に維持されるエラー アンプがクランプされる
MODE/SYNC に印加された外部 CLK が失敗するSYNC_OUT と電力段が内部発振器に切り換わるシステムは動作を継続しますが、2 次側デバイスへのクロック信号が失われた場合、スイッチング周波数は同期されません。