JAJSMG2E November   2023  – October 2025 TPS6287B10 , TPS6287B15 , TPS6287B20 , TPS6287B25 , TPS6287B30

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスのオプション
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 I2C インターフェイス タイミングの要件
    7. 6.7 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1  固定周波数の DCS-Control トポロジ
      2. 8.3.2  強制 PWM モードとパワーセーブ モード
      3. 8.3.3  非同期過渡モード (オプション)
      4. 8.3.4  高精度イネーブル
      5. 8.3.5  スタートアップ
      6. 8.3.6  スイッチング周波数の選択、TPS6287BxxJE2 にのみ適用
      7. 8.3.7  出力電圧設定
        1. 8.3.7.1 出力電圧範囲
        2. 8.3.7.2 出力電圧の設定ポイント
        3. 8.3.7.3 デフォルト以外の出力電圧の設定ポイント
        4. 8.3.7.4 ダイナミック電圧スケーリング
        5. 8.3.7.5 ドループ補償
      8. 8.3.8  補償 (COMP)
      9. 8.3.9  モード選択 / クロック同期 (MODE/SYNC)
      10. 8.3.10 スペクトラム拡散クロック処理 (SSC)
      11. 8.3.11 出力放電
      12. 8.3.12 低電圧誤動作防止 (UVLO)
      13. 8.3.13 過電圧誤動作防止 (OVLO)
      14. 8.3.14 過電流保護
        1. 8.3.14.1 サイクル単位の電流制限
        2. 8.3.14.2 ヒカップ モード
        3. 8.3.14.3 電流制限モード
      15. 8.3.15 パワー グッド (PG)
        1. 8.3.15.1 スタンドアロン、プライマリ デバイスの動作
        2. 8.3.15.2 2 次デバイスの動作
      16. 8.3.16 リモート センス
      17. 8.3.17 熱警告およびシャットダウン
      18. 8.3.18 スタック動作
    4. 8.4 デバイスの機能モード
      1. 8.4.1 パワーオン リセット
      2. 8.4.2 低電圧誤動作防止
      3. 8.4.3 スタンバイ
      4. 8.4.4 オン
    5. 8.5 プログラミング
      1. 8.5.1 シリアル インターフェイスの説明
      2. 8.5.2 Standard-Mode、Fast-Mode、Fast-Mode Plus のプロトコル
      3. 8.5.3 HS-Mode のプロトコル
      4. 8.5.4 I2C 更新シーケンス
      5. 8.5.5 I2C レジスタ リセット
      6. 8.5.6 ダイナミック電圧スケーリング (DVS)
  10. 9 デバイスのレジスタ
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 設計要件
      2. 10.2.2 詳細な設計手順
        1. 10.2.2.1 インダクタの選択
        2. 10.2.2.2 入力コンデンサの選択
        3. 10.2.2.3 補償抵抗の選択
        4. 10.2.2.4 出力コンデンサの選択
        5. 10.2.2.5 補償コンデンサ CC の選択
        6. 10.2.2.6 補償コンデンサ CC2 の選択
      3. 10.2.3 アプリケーション曲線
    3. 10.3 代表的なアプリケーション - TPS6287BxV デバイス
      1. 10.3.1 TPS6287BxV の設計要件
    4. 10.4 2 つの TPS6287B25 をスタック構成で使用する代表的なアプリケーション
      1. 10.4.1 2 つのスタック デバイスの設計要件
      2. 10.4.2 詳細な設計手順
        1. 10.4.2.1 補償抵抗の選択
        2. 10.4.2.2 出力コンデンサの選択
        3. 10.4.2.3 補償コンデンサ CC の選択
      3. 10.4.3 2 つのスタック デバイスのアプリケーション曲線
    5. 10.5 3 つの TPS6287B25 をスタック構成で使用する代表的なアプリケーション
      1. 10.5.1 アプリケーション曲線
    6. 10.6 電源に関する推奨事項
    7. 10.7 レイアウト
      1. 10.7.1 レイアウトのガイドライン
      2. 10.7.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.3.6 スイッチング周波数の選択、TPS6287BxxJE2 にのみ適用

デバイスの初期化時に、デバイスの抵抗/デジタルコンバータによってFSETピンの状態が決定され、表 8-2に従って DC/DC コンバータのスイッチング周波数が設定されます。

表 8-2 スイッチング周波数の選択肢
FSET の抵抗(1%) スイッチング周波数
GND に 6.2kΩ 1.5MHz
GND への短絡 2.25MHz
VIN への短絡 2.5MHz
VIN に 47kΩ 3MHz

次の図はFSET ピンの状態を検出するために使用される R2D コンバータの簡略化ブロック図を示しています (同一の回路が VSET ピンの状態検出にも使用されます - 出力電圧設定ポイントを参照)。

TPS6287B10 TPS6287B15 TPS6287B20 TPS6287B25 TPS6287B30 FSET R2D コンバータの機能ブロック図図 8-10 FSET R2D コンバータの機能ブロック図
FSETピンの状態の検出は次のように動作します。

最上位ビット (MSB) を検出するため、回路はS1とS2を開き、入力バッファがFSETピンに HIGH または LOW レベルが接続されているかどうかを検出します。

最下位ビット (LSB) を検出する場合：

  • MSB が 0 の場合、回路は S1 を閉じます。入力バッファが HIGH レベルを検出すると、LSB = 1 になります。回路が LOW レベルを検出すると、LSB = 0 になります。
  • MSB が 1 の場合、回路は S2 を閉じます。入力バッファが LOW レベルを検出した場合、LSB = 0 になります。回路が HIGH レベルを検出した場合、LSB = 1 になります。

電流センシング コンパレータの伝搬遅延により、デバイスの最小オン時間が制限されます。実際には、これは、小さなデューティ サイクルでデバイスがサポートできる最大スイッチング周波数が低下することを意味します。3.3V および 5V 電源を使用するデバイスの実際的な動作範囲を図 6-5に示します。