JAJSL74A March   2021  – January 2024 TPS62901

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 モード選択とデバイス構成のための MODE/S-CONF
      2. 6.3.2 可変 VO 動作 (外付け分圧器)
      3. 6.3.3 設定可能な VO 動作 (VSET と内部分圧器)
      4. 6.3.4 ソフトスタート / トラッキング (SS/TR)
      5. 6.3.5 高精度のスレッショルドを持つスマート イネーブル
      6. 6.3.6 パワー グッド (PG)
      7. 6.3.7 低電圧誤動作防止 (UVLO)
      8. 6.3.8 電流制限および短絡保護
      9. 6.3.9 サーマル・シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 パルス幅変調 (PWM) 動作
      2. 6.4.2 AEE (自動効率拡張) 機能
      3. 6.4.3 パワーセーブ モード動作 (自動 PFM/PWM)
      4. 6.4.4 100% デューティ サイクルでの動作
      5. 6.4.5 出力放電機能
      6. 6.4.6 負荷にバイアスが印加された状態での起動
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション - 可変出力電圧
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 WEBENCH® ツールによるカスタム設計
        2. 7.2.2.2 出力電圧の設定
        3. 7.2.2.3 外付け部品の選択
        4. 7.2.2.4 インダクタの選択
        5. 7.2.2.5 コンデンサの選択
          1. 7.2.2.5.1 出力コンデンサ
          2. 7.2.2.5.2 入力コンデンサ
          3. 7.2.2.5.3 ソフトスタート コンデンサ
        6. 7.2.2.6 トラッキング機能
        7. 7.2.2.7 出力フィルタとループ安定性
      3. 7.2.3 アプリケーション曲線
      4. 7.2.4 VSET を使った設定可能な VO の代表的なアプリケーション
        1. 7.2.4.1 設計要件
        2. 7.2.4.2 詳細な設計手順
        3. 7.2.4.3 アプリケーション曲線
    3. 7.3 システム例
      1. 7.3.1 LED の電源
      2. 7.3.2 複数の負荷への電力供給
      3. 7.3.3 電圧トラッキング
    4. 7.4 電源に関する推奨事項
    5. 7.5 レイアウト
      1. 7.5.1 レイアウトのガイドライン
      2. 7.5.2 レイアウト例
        1. 7.5.2.1 熱に関する注意事項
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイスのサポート
      1. 8.1.1 開発サポート
        1. 8.1.1.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RPJ|9
サーマルパッド・メカニカル・データ
発注情報

6.3.3 設定可能な VO 動作 (VSET と内部分圧器)

本デバイスが VSET 動作を行うように構成されている場合、内部抵抗分圧器によって、VOS ピンを通してのみ VO が検出されます。VO の目標値は、VSET ピンと GND との間に接続された外付け抵抗によって設定されます。図 6-3 に、この構成の代表的な回路を示します。

GUID-20201109-CA0I-J5GD-T3WX-VZKLDHRX75BQ-low.gif図 6-3 設定可能な VO 動作の回路図
表 6-2 VSET の選択表
# 抵抗値 [Ω] VO の目標値 [V]
1 GND 1.2
2 4.64k 0.4
3 5.76k 0.6
4 7.15k 0.8
5 8.87k 1.0
6 11.0k 1.1
7 13.7k 1.3
8 16.9k 1.35
9 21.0k 1.8
10 26.1k 1.9
11 40.2k 2.5
12 61.9k 3.8
13 76.8k 5.0
14 95.3k 5.1
15 118.0k 5.5
16 249.00k 以上 / オープン 3.3