TPS65132ファミリは、一般的な正/負駆動アプリケーションに電源を供給するよう設計されています。このデバイスは、両方の出力に単一インダクタのスキーマを使用し、最小のソリューション・サイズ、少ない部品点数、高効率を実現しています。このデバイスは、低ノイズで最高のラインおよび負荷レギュレーションを実現しています。2.5V~5.5Vの入力電圧範囲により、シングル・セル・バッテリ(リチウム・イオン、ニッケル・リチウム、リチウム・ポリマー)で駆動される製品、および3.3Vと5Vの固定電圧レールに対して最適化されています。TPS65132ファミリは、80mAおよび150mAの出力電流オプションがあり、40mAにもプログラム可能です。CSPとQFNの両方のパッケージ・オプションを利用可能です。
型番 | パッケージ | 本体サイズ(公称.) |
---|---|---|
TPS65132 -B、-L、-T、-S |
DSBGA (15) | 2.11mm×1.51mm |
TPS65132W | WQFN (20) | 4.00mm×3.00mm |
Changes from G Revision (August 2015) to H Revision
Changes from F Revision (June 2015) to G Revision
Changes from E Revision (November 2014) to F Revision
Changes from D Revision (October 2014) to E Revision
Changes from C Revision (July 2014) to D Revision
Changes from B Revision (May 2014) to C Revision
Changes from A Revision (August 2013) to B Revision
Changes from * Revision (June 2013) to A Revision
PART NUMBER(1) | PRE-PROGRAMMED OUTPUT VOLTAGES |
IOUT_MAX | PRE-PROGRAMMED IOUT |
PRE-PROGRAMMED ACTIVE DISCHARGE(2) |
STARTUP TIME VPOS / VNEG (4) |
ISD | PACKAGE |
---|---|---|---|---|---|---|---|
TPS65132A | VPOS = 5.4 V VNEG = –5.4 V |
80 mA | 40 mA | VPOS / VNEG | FAST | 30 µA | CSP |
TPS65132A0 | VPOS = 5.0 V VNEG = –5.0 V |
||||||
TPS65132B | VPOS = 5.4 V VNEG = –5.4V |
80 mA | 40 mA | VPOS / VNEG | FAST | 130 nA | CSP |
TPS65132B0 | VPOS = 5.0 V VNEG = –5.0 V |
||||||
TPS65132B5 | VPOS = 5.5 V VNEG = –5.5 V |
||||||
TPS65132B2 | VPOS = 5.2 V VNEG = –5.2 V |
80 mA | 40 mA | VPOS / VNEG | SLOW | 130 nA | CSP |
TPS65132L | VPOS = 5.4 V VNEG = –5.4 V |
||||||
TPS65132L0 | VPOS = 5.0 V VNEG = –5.0 V |
||||||
TPS65132L1 (3) | VPOS = 5.1 V VNEG = –5.1 V |
80 mA | 40 mA | VPOS / VNEG | SLOW | 130 nA | CSP |
TPS65132T6 | VPOS = 5.6 V VNEG = –5.6 V |
80 mA | 80 mA | VPOS / VNEG | SLOW | 130 nA | CSP |
TPS65132S | VPOS = 5.4 V VNEG = –5.4 V |
150 mA | 80 mA | VPOS / VNEG | SLOW | 130 nA | CSP |
TPS65132W | VPOS = 5.4 V VNEG = –5.4 V |
80 mA | 80 mA | VPOS / VNEG | SLOW | 130 nA | QFN |
PIN | I/O | DESCRIPTION | ||
---|---|---|---|---|
NAME | Ax, Bx, Lx, Tx | Sx | ||
AGND | D2 | D2 | — | Analog ground |
CFLY1 | C3 | C3 | I/O | Negative charge pump flying capacitor pin |
CFLY2 | A3 | A3 | I/O | Negative charge pump flying capacitor pin |
EN | — | B1 | Enable pin (sequence programmed) | |
ENN | A1 | — | I | Enable pin for VNEG rail |
ENP | B1 | B1 | I | Enable pin for VPOS rail |
OUTP | E3 | E3 | O | Output pin of the LDO (VPOS) |
OUTN | A2 | A2 | O | Output pin of the negative charge pump (VNEG) |
PGND | B3 | B3 | — | Power ground |
E1 | E1 | |||
REG | D3 | D3 | I/O | Boost converter output pin |
E2 | E2 | |||
SCL | B2 | B2 | I/O | I²C interface clock signal pin |
SDA | C2 | C2 | I/O | I²C interface data signal pin |
SW | D1 | D1 | I/O | Switch pin of the boost converter |
SYNC | — | A1 | I | Synchronization pin. 150 mA current enabled if this pin is pulled HIGH. |
VIN | C1 | C1 | I | Input voltage supply pin |
PIN | I/O | DESCRIPTION | |
---|---|---|---|
NAME | Wx | ||
AGND | 3 | — | Analog ground |
17 | |||
CFLY1 | 13 | I/O | Negative charge pump flying capacitor pin |
CFLY2 | 10 | I/O | Negative charge pump flying capacitor pin |
ENN | 6 | I | Enable pin for VNEG rail |
ENP | 5 | I | Enable pin for VPOS rail |
OUTP | 16 | O | Output pin of the LDO (VPOS) |
15 | |||
OUTN | 9 | O | Output pin of the negative charge pump (VNEG) |
PGND | 1 | — | Power ground |
2 | |||
11 | |||
12 | |||
REG | 14 | I/O | Boost converter output pin |
18 | |||
SCL | 8 | I/O | I²C interface clock signal pin |
SDA | 7 | I/O | I²C interface data signal pin |
SW | 19 | I/O | Switch pin of the boost converter |
20 | |||
VIN | 4 | I | Input voltage supply pin |