• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS65132 シングル・インダクタ、デュアル出力電源

    • JAJSC24H June   2013  – November 2016 TPS65132

      UNLESS OTHERWISE NOTED, this document contains PRODUCTION DATA.  

  • CONTENTS
  • SEARCH
  • TPS65132 シングル・インダクタ、デュアル出力電源
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5  Device Comparison Table
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 I2C Interface Timing Requirements / Characteristics
    7. 7.7 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Undervoltage Lockout (UVLO)
      2. 8.3.2 Active Discharge
      3. 8.3.3 Boost Converter
        1. 8.3.3.1 Boost Converter Operation
        2. 8.3.3.2 Power-Up And Soft-Start (Boost Converter)
        3. 8.3.3.3 Power-Down (Boost Converter)
        4. 8.3.3.4 Isolation (Boost Converter)
        5. 8.3.3.5 Output Voltage (Boost Converter)
        6. 8.3.3.6 Advanced Power-Save Mode For Light-Load Efficiency And PFM
      4. 8.3.4 LDO Regulator
        1. 8.3.4.1 LDO Operation
        2. 8.3.4.2 Power-Up And Soft-Start (LDO)
        3. 8.3.4.3 Power-Down And Discharge (LDO)
        4. 8.3.4.4 Isolation (LDO)
        5. 8.3.4.5 Setting The Output Voltage (LDO)
      5. 8.3.5 Negative Charge Pump
        1. 8.3.5.1 Operation
        2. 8.3.5.2 Power-Up And Soft-Start (CPN)
        3. 8.3.5.3 Power-Down And Discharge (CPN)
        4. 8.3.5.4 Isolation (CPN)
        5. 8.3.5.5 Setting The Output Voltage (CPN)
    4. 8.4 Device Functional Modes
      1. 8.4.1 Enabling and Disabling the Device
    5. 8.5 Programming
      1. 8.5.1 I2C Serial Interface Description
      2. 8.5.2 I2C Interface Protocol
    6. 8.6 Register Maps
      1. 8.6.1 Registers
        1. 8.6.1.1 VPOS Register - Address: 0x00
        2. 8.6.1.2 VNEG Register - Address 0x01
        3. 8.6.1.3 DLYx Register - Address 0x02 (Only valid for TPS65132Sx)
        4. 8.6.1.4 APPS - SEQU - SEQD - DISP - DISN Register - Address 0x03
        5. 8.6.1.5 Control Register - Address 0xFF
      2. 8.6.2 Factory Default Register Value
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Applications
      1. 9.2.1 Low-current Applications (≤ 40 mA)
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
          1. 9.2.1.2.1 Sequencing
          2. 9.2.1.2.2 Boost Converter Design Procedure
            1. 9.2.1.2.2.1 Inductor Selection (Boost Converter)
            2. 9.2.1.2.2.2 Input Capacitor Selection (Boost Converter)
            3. 9.2.1.2.2.3 Output Capacitor Selection (Boost Converter)
          3. 9.2.1.2.3 Input Capacitor Selection (LDO)
          4. 9.2.1.2.4 Output Capacitor Selection (LDO)
          5. 9.2.1.2.5 Input Capacitor Selection (CPN)
          6. 9.2.1.2.6 Output Capacitor Selection (CPN)
          7. 9.2.1.2.7 Flying Capacitor Selection (CPN)
        3. 9.2.1.3 Application Curves
      2. 9.2.2 Mid-current Applications (≤ 80 mA)
        1. 9.2.2.1 Design Requirements
        2. 9.2.2.2 Detailed Design Procedure
          1. 9.2.2.2.1 Boost Converter Design Procedure
            1. 9.2.2.2.1.1 Inductor Selection (Boost Converter)
            2. 9.2.2.2.1.2 Input Capacitor Selection (Boost Converter)
            3. 9.2.2.2.1.3 Output Capacitor Selection (Boost Converter)
          2. 9.2.2.2.2 Input Capacitor Selection (LDO)
          3. 9.2.2.2.3 Output Capacitor Selection (LDO)
          4. 9.2.2.2.4 Input Capacitor Selection (CPN)
          5. 9.2.2.2.5 Output Capacitor Selection (CPN)
          6. 9.2.2.2.6 Flying Capacitor Selection (CPN)
        3. 9.2.2.3 Application Curves
      3. 9.2.3 High-current Applications (≤ 150 mA)
        1. 9.2.3.1 Design Requirements
        2. 9.2.3.2 Detailed Design Procedure
          1. 9.2.3.2.1 Sequencing
          2. 9.2.3.2.2 SYNC = HIGH
          3. 9.2.3.2.3 Startup
        3. 9.2.3.3 Application Curves
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス・サポート
      1. 12.1.1 デベロッパー・ネットワークの製品に関する免責事項
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 コミュニティ・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報
    1. 13.1 CSPパッケージの概要
      1. 13.1.1 チップ・スケール・パッケージの寸法
      2. 13.1.2 RVCパッケージの概要
  14. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • YFF|15
    • MXBG163C
サーマルパッド・メカニカル・データ
発注情報
  • jajsc24h_oa
  • jajsc24h_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS65132 シングル・インダクタ、デュアル出力電源

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • 入力電圧範囲: 2.5V～5.5V
  • VPOS昇圧コンバータ:
    4V～6V (0.1Vステップ)
  • VNEG反転昇降圧型コンバータ:
    -6V～-4V (0.1Vステップ)
  • 最大出力電流:
    80mAまたは150mA
  • 非常に優れた総合効率
    • IOUT > 10mAにおいて85%超
    • IOUT > 40mAにおいて90%超
  • 優れた性能
    • 非常に優れた過渡応答
    • 温度範囲の全体にわたって
      出力電圧精度1%
  • I2Cインターフェイス
    • 電源オン/オフのシーケンシング・オプションを
      プログラム可能
    • 出力電圧を柔軟にプログラム可能
    • アクティブ出力放電をプログラム可能
    • 1000回以上プログラム可能な不揮発性メモリ
  • 低電圧誤動作防止と過熱保護
  • 2つのパッケージ・オプション
    • 15ボールCSPパッケージ
    • 20ピンQFNパッケージ

2 アプリケーション

  • 小型または中型のバイポーラLCDディスプレイ
    • スマートフォン、タブレット
    • カメラ、GPS
    • ホーム・オートメーション、ポイント・オブ・セールス
    • ウェアラブル機器(スマートウォッチ、活動量計)
  • 汎用分割レール電源
    • 差動オーディオ、ヘッドフォン・アンプ
    • 計測機器、オペアンプ、コンパレータ
    • DAC/ADC

3 概要

TPS65132ファミリは、一般的な正/負駆動アプリケーションに電源を供給するよう設計されています。このデバイスは、両方の出力に単一インダクタのスキーマを使用し、最小のソリューション・サイズ、少ない部品点数、高効率を実現しています。このデバイスは、低ノイズで最高のラインおよび負荷レギュレーションを実現しています。2.5V～5.5Vの入力電圧範囲により、シングル・セル・バッテリ(リチウム・イオン、ニッケル・リチウム、リチウム・ポリマー)で駆動される製品、および3.3Vと5Vの固定電圧レールに対して最適化されています。TPS65132ファミリは、80mAおよび150mAの出力電流オプションがあり、40mAにもプログラム可能です。CSPとQFNの両方のパッケージ・オプションを利用可能です。

製品情報 (1)

型番 パッケージ 本体サイズ(公称.)
TPS65132
-B、-L、-T、-S		 DSBGA (15) 2.11mm×1.51mm
TPS65132W WQFN (20) 4.00mm×3.00mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

標準アプリケーション

TPS65132 typ_app_slvsbm1.gif

効率 対 出力電流

TPS65132 C003_SLVSBM1.png

4 改訂履歴

Changes from G Revision (August 2015) to H Revision

  • TPS65132Sから製品プレビューを削除Go
  • Changed Device Comparison Table Go
  • Added description of clock stretching Go
  • Deleted detailed I2C interface description Go
  • Added that the DLYx Register is only valid for TPS65132Sx versions. Go
  • Changed Table 6 Go

Changes from F Revision (June 2015) to G Revision

  • Changed scope figures for Boost Converter switching. Go

Changes from E Revision (November 2014) to F Revision

  • Added TPS65132L1 device to Device Comparison table Go
  • Added TPS65132T6 device to the Device Comparison Table. Go
  • Separated LOGIC SCL, SDA spec MIN/MAX from LOGIC EN, ENN, ENP, SYNC spec MIN/MAXGo
  • Changed DAC Registers section for clarity Go
  • Added High-current Applications (≤ 150 mA) sectionGo

Changes from D Revision (October 2014) to E Revision

  • Added TPS65132L0 device to Device Comparison table Go

Changes from C Revision (July 2014) to D Revision

  • 「製品情報」表で、パッケージの種類を業界標準の識別子に変更Go

Changes from B Revision (May 2014) to C Revision

  • Added note to Device Comparison Table Go
  • Added reference to Power-Down And Discharge (LDO) and Power-Down And Discharge (CPN) Go
  • Added Table 1 and various references to itGo
  • Added "Power-Down And Discharge (CPN) shows the VNEG discharge behavior of each device variant".Go
  • Added Table 2 and various references to it Go
  • Added note to Figure 18 Go

Changes from A Revision (August 2013) to B Revision

  • 新しいデータシートの標準フォーマットに変更Go
  • Added 「製品情報」表に新しいパッケージ・オプション(QFN)をGo
  • Added new package option (QFN) to Pin Configurations section Go
  • Added the ESD Ratings table Go

Changes from * Revision (June 2013) to A Revision

  • Added TPS65132Bx devices to the Device Comparison tableGo

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale