JAJSQ69B december   2015  – may 2023 TPS65265

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Device Comparison Table
  7. 6 Pin Configuration and Functions
  8. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Adjusting the Output Voltage
      2. 8.3.2  Mix PGOOD, PG_DLY Functions
        1. 8.3.2.1 Programmable PGOOD DELAY
        2. 8.3.2.2 Relay Control
      3. 8.3.3  Enable and Adjusting UVLO
      4. 8.3.4  Soft-Start Time
      5. 8.3.5  Power-Up Sequencing
        1. 8.3.5.1 External Power Sequencing
        2. 8.3.5.2 Automatic Power Sequencing
      6. 8.3.6  V7V Low Dropout Regulator and Bootstrap
      7. 8.3.7  Out of Phase Operation
      8. 8.3.8  Output Overvoltage Protection (OVP)
      9. 8.3.9  PSM
      10. 8.3.10 Slope Compensation
      11. 8.3.11 Overcurrent Protection
        1. 8.3.11.1 High-Side MOSFET Overcurrent Protection
        2. 8.3.11.2 Low-Side MOSFET Overcurrent Protection
      12. 8.3.12 Adjustable Switching Frequency
      13. 8.3.13 Thermal Shutdown
    4. 8.4 Device Functional Modes
      1. 8.4.1 Operation With VIN < 4 V (Minimum VIN)
      2. 8.4.2 Operation With EN Control
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Output Inductor Selection
        2. 9.2.2.2 Output Capacitor Selection
        3. 9.2.2.3 Input Capacitor Selection
        4. 9.2.2.4 Loop Compensation
      3. 9.2.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 ドキュメントの更新通知を受け取る方法
    2. 10.2 サポート・リソース
    3. 10.3 Trademarks
    4. 10.4 静電気放電に関する注意事項
    5. 10.5 用語集
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS65265 には、4.5V～17V の広い入力電圧範囲を持つトリプル同期整流降圧コンバータが組み込まれており、5、9、12、15V のパワー・バスまたはバッテリで動作するほとんどの中間バス電圧に対応できます。コンバータは一定周波数のピーク電流モードで、アプリケーションを簡素化しながら、目的のアプリケーションに合わせてシステムを最適化するオプションを設計者が選択できるよう設計されています。コンバータのスイッチング周波数は、外付け抵抗または外部クロックを使用して 250kHz～2.3MHz の範囲内で調整できます。Buck1、Buck2、Buck3 の間で位相差 120°の動作により、入力フィルタの要件が最小化されます。

TPS65265 は、MODE ピンが GND に接続されている場合、パルス・スキップ・モード (PSM) で動作し、MODE ピンが HIGH に駆動されている場合またはフローティング状態の場合、連続電流モード (FCC) で動作します。PSM モードでは、軽負荷時にスイッチング損失を低減することで高い効率を実現します。FCC モードでは、ノイズ耐性が高まり、RF 干渉が低減されます。

TPS65265 は、5mm × 5mmの薄型パッケージで 32 ピンの熱特性強化型 QFN (RHB) で供給されます。

パッケージ情報 (1)
部品番号 パッケージ 本体サイズ (公称)
TPS65265 RHB (VQFN、32) 5.00mm x 5.00mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-D5E399D1-2663-4528-8302-0971E9C42FD1-low.svgアプリケーションの簡略回路図
GUID-6E6AD051-6B19-4190-8509-389242C26F71-low.gif効率と出力負荷との関係