JAJSFE5C
October 2009 – May 2018
TPS65720
,
TPS65721
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
代表的なアプリケーションの回路図
4
改訂履歴
5
概要(続き)
6
Device Options
7
Pin Configuration and Functions
Pin Functions—DSBGA (TPS65720)
Pin Functions—DSBGA (TPS657201, TPS657202)
Pin Functions—WQFN (TPS65721)
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Recommended Operating Conditions
8.4
Thermal Information
8.5
Electrical Characteristics
8.6
Dissipation Ratings
8.7
Timing Requirements
8.8
Switching Characteristics
8.9
Typical Characteristics
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagrams
9.3
Feature Description
9.3.1
Battery Charger and Power Path
9.3.2
Power-Path Management
9.3.3
Battery Charging
9.3.3.1
I-PRECHARGE
9.3.3.2
ITERM
9.3.3.3
Battery Detection and Recharge
9.3.3.4
Charge Termination On/Off
9.3.3.5
Timers
9.3.3.6
Dynamic Timer Function
9.3.3.7
Charger Fault
9.3.4
Thermal Regulation and Thermal Shutdown
9.3.5
Battery Pack Temperature Monitoring
9.3.6
DCDC1 Converter
9.3.7
Power Save Mode
9.3.7.1
Dynamic Voltage Positioning
9.3.7.2
Soft Start
9.3.7.3
100% Duty Cycle Low Dropout Operation
9.3.7.4
Undervoltage Lockout
9.3.8
Short-Circuit Protection
9.3.9
Thermal Shutdown
9.3.10
LDO1
9.3.10.1
Default Voltage Setting for LDOs and DCDC1
9.3.10.2
Internal Analog Multiplexer (BAT, TS, TS_OUT); TPS657201, TPS657202 Only
9.3.10.3
Internal Battery Voltage Comparator
9.3.10.4
GPIOs, LED Drivers
9.3.10.5
RESET Output
9.3.10.6
Threshold Input (TPS65721 Only)
9.3.10.6.1
ENABLE for DCDC1 and LDO1
9.3.10.6.2
PB_IN Input
9.3.10.6.3
HOLD_DCDC1 Input
9.3.10.6.4
HOLD_LDO1 Input
9.3.10.6.5
INT Output
9.4
Device Functional Modes
9.4.1
Power Down
9.4.2
Sleep Mode
9.4.3
Standby Mode
9.4.4
Power-On Reset Mode
9.4.5
Idle Mode
9.5
Programming
9.5.1
Serial Interface
9.6
Register Maps
9.6.1
CHGSTATUS Register Address: 01h (read only)
9.6.2
CHGCONFIG0 Register Address: 02h (read/write)
9.6.3
CHGCONFIG1 Register Address: 03h (read/write)
9.6.4
CHGCONFIG2 Register Address: 04h (read/write)
9.6.5
CHGCONFIG3 Register Address: 05h (read/write)
9.6.6
CHGSTATE Register Address: 06h (read only)
9.6.7
DEFDCDC1 Register Address: 07h (read/write)
9.6.8
LDO_CTRL Register Address: 08h (read/write)
9.6.9
CONTROL0 Register Address: 09h (read/write)
9.6.10
CONTROL1 Register Address: 0Ah (read/write)
9.6.11
GPIO_SSC Register Address: 0Bh (read/write)
9.6.12
GPIODIR Register Address: 0Ch (read/write)
9.6.13
IRMASK0 Register Address: 0Dh (read/write)
9.6.14
IRMASK1 Register Address: 0Eh (read/write)
9.6.15
IRMASK2 Register Address: 0Fh (read/write)
9.6.16
IR0 Register Address: 10h (read only)
9.6.17
IR1 Register Address: 11h (read)
9.6.18
IR2 Register Address: 12h (read)
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.2.1
Output Voltage Setting
10.2.2.1.1
DCDC1
10.2.2.1.2
LDO1
10.2.2.2
Output Filter Design (Inductor and Output Capacitor)
10.2.2.2.1
Inductor Selection
10.2.2.2.2
Output Capacitor Selection
10.2.2.2.3
Input Capacitor Selection
10.2.2.3
Charger/Power Path
10.2.2.3.1
Charger Stability
10.2.2.3.2
Setting the Charge Current
10.2.2.3.3
Dynamic Power Path Management (DPPM)
10.2.3
Application Curves
11
Power Supply Recommendations
12
Layout
12.1
Layout Guidelines
12.2
Layout Example
13
デバイスおよびドキュメントのサポート
13.1
デバイス・サポート
13.1.1
デベロッパー・ネットワークの製品に関する免責事項
13.2
ドキュメントのサポート
13.2.1
関連資料
13.3
関連リンク
13.4
ドキュメントの更新通知を受け取る方法
13.5
コミュニティ・リソース
13.6
商標
13.7
静電気放電に関する注意事項
13.8
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
YFF|25
MXBG083Y
サーマルパッド・メカニカル・データ
発注情報
jajsfe5c_oa
jajsfe5c_pm
1
特長
電源パス管理を搭載したバッテリ充電器
28V定格の電源パス
100mAの入力電流制限
500mAの入力電流制限
300mAの充電電流
200mAの降圧コンバータ(TPS65720)
400mAの降圧コンバータ(TPS65721、TPS657201、TPS657202)
最高92%の効率
DC/DCコンバータ用のV
IN
範囲は2.3V~5.6V
2.25MHzの固定周波数動作
軽負荷電流時のパワー・セーブ・モード
PWMモードでの出力電圧精度: ±2%
100%デューティ・サイクル動作による最小のドロップアウト電圧
1つの汎用200mA LDO
LDOのV
IN
範囲は1.8V~5.6V
I
2
C互換のインターフェイス
4つのGPIO
25ボール、0.4mmピッチのDSBGA、および4mm×4mm、32ピンのWQFNパッケージで供給