JAJSGV4D
July 2015 – February 2019
TPS65917-Q1
PRODUCTION DATA.
1
デバイスの概要
1.1
特長
1.2
アプリケーション
1.3
概要
1.4
チャネル 1 の機能図
2
改訂履歴
3
Pin Configuration and Functions
3.1
Pin Attributes
Pin Attributes
3.2
Signal Descriptions
4
Specifications
4.1
Absolute Maximum Ratings
4.2
ESD Ratings
4.3
Recommended Operating Conditions
4.4
Thermal Information
4.5
Electrical Characteristics — LDO Regulators
4.6
Electrical Characteristics — SMPS1&2 in Dual-Phase Configuration
4.7
Electrical Characteristics — SMPS1, SMPS2, SMPS3, SMPS4, and SMPS5 Stand-Alone Regulators
4.8
Electrical Characteristics — Reference Generator (Bandgap)
4.9
Electrical Characteristics — 32-kHz RC Oscillators and SYNCCLKOUT Output Buffers
4.10
Electrical Characteristics — 12-Bit Sigma-Delta ADC
4.11
Electrical Characteristics — Thermal Monitoring and Shutdown
4.12
Electrical Characteristics — System Control Thresholds
4.13
Electrical Characteristics — Current Consumption
4.14
Electrical Characteristics — Digital Input Signal Parameters
4.15
Electrical Characteristics — Digital Output Signal Parameters
4.16
I/O Pullup and Pulldown Characteristics
4.17
Electrical Characteristics — I2C Interface
4.18
Timing Requirements — I2C Interface
4.19
Timing Requirements — SPI
4.20
Switching Characteristics — LDO Regulators
4.21
Switching Characteristics — SMPS1&2 in Dual-Phase Configuration
4.22
Switching Characteristics — SMPS1, SMPS2, SMPS3, SMPS4, and SMPS5 Stand-Alone Regulators
4.23
Switching Characteristics — Reference Generator (Bandgap)
4.24
Switching Characteristics — PLL for SMPS Clock Generation
4.25
Switching Characteristics — 32-kHz RC Oscillators and SYNCCLKOUT Output Buffers
4.26
Switching Characteristics — 12-Bit Sigma-Delta ADC
4.27
Typical Characteristics
5
Detailed Description
5.1
Overview
5.2
Functional Block Diagram
5.3
Device State Machine
5.3.1
Embedded Power Controller
5.3.2
State Transition Requests
5.3.2.1
ON Requests
5.3.2.2
OFF Requests
5.3.2.3
SLEEP and WAKE Requests
5.3.3
Power Sequences
5.3.4
Device Power Up Timing
5.3.5
Power-On Acknowledge
5.3.5.1
POWERHOLD Mode
5.3.5.2
AUTODEVON Mode
5.3.6
BOOT Configuration
5.3.6.1
Boot Pin Usage and Connection
5.3.7
Reset Levels
5.3.8
INT
5.3.9
Warm Reset
5.3.10
RESET_IN
5.4
Power Resources (Step-Down and Step-Up SMPS Regulators, LDOs)
5.4.1
Step-Down Regulators
5.4.1.1
Output Voltage and Mode Selection
5.4.1.2
Clock Generation for SMPS
5.4.1.3
Current Monitoring and Short Circuit Detection
5.4.1.4
POWERGOOD
5.4.1.5
DVS-Capable Regulators
5.4.1.5.1
Non DVS-Capable Regulators
5.4.1.6
Step-Down Converters SMPS1, SMPS2 or SMPS1&2
5.4.1.7
Step-Down Converters SMPS3, SMPS4, and SMPS5
5.4.2
Low Dropout Regulators (LDOs)
5.4.2.1
LDOVANA
5.4.2.2
LDOVRTC
5.4.2.3
LDO1 and LDO2
5.4.2.4
Low-Noise LDO (LDO5)
5.4.2.5
Other LDOs
5.5
SMPS and LDO Input Supply Connections
5.6
First Supply Detection
5.7
Long-Press Key Detection
5.8
12-Bit Sigma-Delta General-Purpose ADC (GPADC)
5.8.1
Asynchronous Conversion Request (SW)
5.8.2
Periodic Conversion (AUTO)
5.8.3
Calibration
5.9
General-Purpose I/Os (GPIO Pins)
5.10
Thermal Monitoring
5.10.1
Hot-Die Function (HD)
5.10.2
Thermal Shutdown
5.11
Interrupts
5.12
Control Interfaces
5.12.1
I2C Interfaces
5.12.1.1
I2C Implementation
5.12.1.2
F/S Mode Protocol
5.12.1.3
HS Mode Protocol
5.12.2
Serial Peripheral Interface (SPI)
5.12.2.1
SPI Modes
5.12.2.2
SPI Protocol
5.13
OTP Configuration Memory
5.14
Watchdog Timer (WDT)
5.15
System Voltage Monitoring
5.16
Register Map
5.16.1
Functional Register Mapping
5.17
Device Identification
6
Applications, Implementation, and Layout
6.1
Application Information
6.2
Typical Application
6.2.1
Design Requirements
6.2.2
Detailed Design Procedure
6.2.2.1
SMPS Input Capacitors
6.2.2.2
SMPS Output Capacitors
6.2.2.3
SMPS Inductors
6.2.2.4
LDO Input Capacitors
6.2.2.5
LDO Output Capacitors
6.2.2.6
VCCA
6.2.2.6.1
Meeting the Power-Down Sequence
6.2.2.6.2
Maintaining Sufficient Input Voltage
6.2.2.7
VIO_IN
6.2.2.8
GPADC
6.2.3
Application Curves
6.3
Layout
6.3.1
Layout Guidelines
6.3.2
Layout Example
6.4
Power Supply Coupling and Bulk Capacitors
7
デバイスおよびドキュメントのサポート
7.1
デバイス・サポート
7.1.1
Third-Party Products Disclaimer
7.1.2
デバイスの項目表記
7.2
ドキュメントのサポート
7.2.1
関連資料
7.3
ドキュメントの更新通知を受け取る方法
7.4
Community Resources
7.5
商標
7.6
静電気放電に関する注意事項
7.7
Glossary
8
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RGZ|48
サーマルパッド・メカニカル・データ
発注情報
jajsgv4d_oa
jajsgv4d_pm
1.1
特長
車載アプリケーションに対応
下記内容でAEC-Q100認定済み:
デバイス温度グレード 2: 動作時周囲温度範囲 –40℃~+105°C
デバイスHBM分類レベル2
デバイスCDM分類レベルC4B
システム電圧範囲: 3.135V~5.25V
低消費電力
オフ・モードで20μA
2つのSMPSがアクティブなスリープ・モードで90μA
5
つの降圧型スイッチ・モード電源(SMPS)レギュレータ
出力範囲0.7~3.3V、10または20mVステップ
3.5Aの能力を持つ2つのSMPSレギュレータ、デュアル・フェーズ構成での組み合わせにより7Aを出力可能、差動リモート・センシング付き(出力およびグランド)
3A、2A、1.5Aの能力を持つ、他の3つのSMPSレギュレータ
3.5Aおよび3AのSMPSレギュレータでの、動的電圧スケーリング(DVS)制御および出力電流測定
ハードウェアおよびソフトウェア制御の Eco-mode™により最大5mAを供給
短絡保護
パワー・グッド通知(電圧および過電流の通知)
内部ソフトスタートによる突入電流の制限
1.7MHz~2.7MHzの外部クロックと同期可能
5
つの低ドロップアウト(LDO)リニア・レギュレータ
50mVステップで0.9~3.3Vの出力範囲
2つは300mVの能力とバイパス・モード付き
1つは100mAの能力を持ち、50mAまでの低ノイズ性能
他の2つのLDOは200mAの電流能力
短絡保護
8つの入力チャネル(外部2つ)を持つ12ビットのシグマ-デルタ汎用ADC (GPADC)
温度監視と高温警告およびサーマル・シャットダウン
電力シーケンス制御:
パワーアップおよびパワーダウンのシーケンスを構成可能(OTP)
SLEEPとACTIVEの間の状態遷移シーケンスを構成可能(OTP)
3つのデジタル出力信号をスタートアップ・シーケンスに含めることが可能
制御インターフェイスを選択可能:
リソース構成およびDVS制御用の1つのSPI
2つのI
2
Cインターフェイス:
DVS制御専用×1
リソース構成およびDVS制御用の汎用I
2
Cインターフェイス×1
OTPビット整合性エラー検出、電源オン・シーケンスおよびRESET_OUT解除の続行/保留オプション付き
パッケージ・オプション
7mm×7mmの48ピン
VQFN
、0.5mmピッチ