JAJSFL1C
December 2013 – June 2018
TPS709-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
代表的なアプリケーション回路
GND電流とVINおよび温度との関係
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Undervoltage Lockout (UVLO)
7.3.2
Shutdown
7.3.3
Reverse Current Protection
7.3.4
Internal Current Limit
7.3.5
Thermal Protection
7.4
Device Functional Modes
7.4.1
Normal Operation
7.4.2
Dropout Operation
7.4.3
Disabled
8
Application and Implementation
8.1
Application Information
8.1.1
Input and Output Capacitor Considerations
8.1.2
Dropout Voltage
8.1.3
Transient Response
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.1.1
Board Layout Recommendations to Improve PSRR and Noise Performance
10.1.2
Power Dissipation
10.2
Layout Examples
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
開発サポート
11.1.1.1
評価モジュール
11.1.1.2
SPICEモデル
11.1.2
デバイスの項目表記
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ（パッケージ｜ピン）
DBV|5
DRV|6
サーマルパッド・メカニカル・データ
DRV|6
QFND241B
発注情報
jajsfl1c_oa
jajsfl1c_pm
6.6
Timing Requirements
At T
J
= –40°C to 125°C, V
IN
= V
OUT(nom)
+ 1 V or 2.7 V (whichever is greater), R
L
= 47 Ω, V
EN
= 2 V, and C
IN
= C
OUT
= 2.2-μF ceramic, unless otherwise noted. Typical values are at T
J
= 25°C.
MIN
NOM
MAX
UNIT
t
STR
Start-up time
(2)
V
OUT(nom)
≤ 3.3 V
200
600
µs
V
OUT(nom)
> 3.3 V
500
1500
µs