JAJS408M
June 2008 – June 2018
TPS735
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
代表的なアプリケーション
4
改訂履歴
Pin Configuration and Functions
Pin Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
ESD Ratings
5.3
Recommended Operating Conditions
5.4
Thermal Information
5.5
Electrical Characteristics
5.6
Typical Characteristics
6
Detailed Description
6.1
Overview
6.2
Functional Block Diagrams
6.3
Feature Description
6.3.1
Internal Current Limit
6.3.2
Shutdown
6.3.3
Dropout Voltage
6.3.4
Start-Up and Noise Reduction Capacitor
6.3.5
Transient Response
6.3.6
Undervoltage Lockout
6.3.7
Minimum Load
6.3.8
Thermal Protection
6.4
Device Functional Modes
6.4.1
Normal Operation
6.4.2
Dropout Operation
6.4.3
Disabled
7
Application and Implementation
7.1
Application Information
7.2
Typical Applications
7.2.1
Design Requirements
7.2.1.1
Input and Output Capacitor Requirements
7.2.1.2
Feed-Forward Capacitor Requirements
7.2.2
Detailed Design Procedure
7.2.2.1
Output Noise
7.2.3
Application Curves
8
Power Supply Recommendations
9
Layout
9.1
Layout Guidelines
9.1.1
Board Layout Recommendations to Improve PSRR and Noise Performance
9.2
Layout Example
9.3
Power Dissipation
9.4
Estimating Junction Temperature
9.5
Package Mounting
10
デバイスおよびドキュメントのサポート
10.1
デバイス・サポート
10.1.1
開発サポート
10.1.1.1
評価モジュール
10.1.2
デバイスの項目表記
10.2
ドキュメントのサポート
10.2.1
関連資料
10.3
商標
10.4
静電気放電に関する注意事項
10.5
Glossary
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRB|8
MPDS118K
DRV|6
MPDS216E
サーマルパッド・メカニカル・データ
DRB|8
QFND058N
DRV|6
QFND087M
発注情報
jajs408m_oa
jajs408m_pm
9.2
Layout Example
1.
C
IN
and C
OUT
are 0603 capacitors and C
NR
is a 0402 capacitor. The footprint is shown to scale with package size.
Figure 22.
TPS735 Fixed Version Layout Reference Diagram