JAJS425J
October 2002 – May 2019
TPS795
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
TPS79530 のリップル除去と周波数との関係
TPS79530 の周波数特性
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagrams
7.3
Feature Description
7.3.1
Shutdown
7.3.2
Start-Up
7.3.3
Undervoltage Lockout (UVLO)
7.3.4
Regulator Protection
7.4
Device Functional Modes
7.4.1
Normal Operation
7.4.2
Dropout Operation
7.4.3
Disabled
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input and Output Capacitor Requirements
8.2.2.2
Output Noise
8.2.2.3
Dropout Voltage
8.2.2.4
Programming the TPS79501 Adjustable LDO Regulator
8.2.3
Application Curves
8.3
What to Do and What Not to Do
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.1.1
Board Layout Recommendation to Improve PSRR and Noise Performance
10.1.2
Regulator Mounting
10.1.3
Thermal Considerations
10.1.4
Estimating Junction Temperature
10.2
Layout Examples
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
開発サポート
11.1.1.1
評価基板
11.1.1.2
SPICEモデル
11.1.2
デバイスの項目表記
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DCQ|6
MPDS098D
DRB|8
MPDS118K
サーマルパッド・メカニカル・データ
DRB|8
QFND043N
発注情報
jajs425j_oa
jajs425j_pm
7.2
Functional Block Diagrams
Figure 23.
Functional Block Diagram—Adjustable Version
Figure 24.
Functional Block Diagram—Fixed Versions