JAJSFH9J
March 2010 – March 2020
TPS7A60-Q1
,
TPS7A61-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
プログラム可能なリセット遅延オプション
イネーブル・オプション
4
改訂履歴
5
Device Comparison Table
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Conditions
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Switching Characteristics
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagrams
8.3
Feature Description
8.3.1
Reset Delay and Reset Output
8.3.2
Charge Pump Operation
8.3.3
Undervoltage Shutdown
8.3.4
Low-Voltage Tracking
8.3.5
Integrated Fault Protection
8.3.6
Thermal Shutdown
8.4
Device Functional Modes
8.4.1
Low-Power Mode
8.4.2
Sleep Mode (TPS7A61-Q1 Only)
8.4.3
Regulation Mode
9
Application and Implementation
9.1
Application Information
9.2
Typical Applications
9.2.1
TPS7A60-Q1 Typical Application
9.2.1.1
Design Requirements
9.2.1.2
Detailed Design Procedure
9.2.1.2.1
Input Capacitor
9.2.1.2.2
Output Capacitor
9.2.1.3
Application Curve
9.2.2
TPS7A61-Q1 Typical Application
9.2.2.1
Design Requirements
9.2.2.2
Detailed Design Procedure
9.2.2.3
Application Curve
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
Power Dissipation and Thermal Considerations
11.2
Layout Examples
12
デバイスおよびドキュメントのサポート
12.1
関連リンク
12.2
ドキュメントの更新通知を受け取る方法
12.3
コミュニティ・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
KVU|5
MPSF019
サーマルパッド・メカニカル・データ
KVU|5
QFND405
発注情報
jajsfh9j_oa
jajsfh9j_pm
11.2
Layout Examples
Figure 29.
Layout Recommendation for 5-Pin KTT Package
Figure 30.
Layout Recommendation for 5-pin KVU package