• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS7A74 プログラマブル・ソフトスタート機能付き、1.5A 低ドロップアウト・リニア・レギュレータ

    • JAJSM31 May   2022 TPS7A74

      ADVANCE INFORMATION  

  • CONTENTS
  • SEARCH
  • TPS7A74 プログラマブル・ソフトスタート機能付き、1.5A 低ドロップアウト・リニア・レギュレータ
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Enable and Shutdown
      2. 7.3.2 Active Discharge
      3. 7.3.3 Global Undervoltage Lockout (UVLO) Circuit
      4. 7.3.4 Internal Current Limit
      5. 7.3.5 Thermal Shutdown Protection (TSD)
    4. 7.4 Device Functional Modes
      1. 7.4.1 Normal Operation
      2. 7.4.2 Dropout Operation
      3. 7.4.3 Disabled
    5. 7.5 Programming
      1. 7.5.1 Programmable Soft-Start
      2. 7.5.2 Sequencing Requirements
  8. 8 Application and Implementation
    1. 8.1 Application Information
      1. 8.1.1 Adjusting the Output Voltage
      2. 8.1.2 Input, Output, and Bias Capacitor Requirements
      3. 8.1.3 Transient Response
      4. 8.1.4 Dropout Voltage
      5. 8.1.5 Output Noise
      6. 8.1.6 Estimating Junction Temperature
    2. 8.2 Typical Application
      1. 8.2.1 FPGA I/O Supply at 1.8 V With a Bias Rail
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
        3. 8.2.1.3 Application Curves
  9. 9 Power Supply Recommendations
  10. 10Layout
    1. 10.1 Layout Guidelines
      1. 10.1.1 Estimating Junction Temperature
    2. 10.2 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Device Support
      1. 11.1.1 Development Support
        1. 11.1.1.1 Evaluation Modules
        2. 11.1.1.2 Spice Models
    2. 11.2 Documentation Support
      1. 11.2.1 Related Documentation
    3. 11.3 Receiving Notification of Documentation Updates
    4. 11.4 サポート・リソース
    5. 11.5 Trademarks
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 Glossary
  12. 12Mechanical, Packaging, and Orderable Information
  13. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • DSD|8
    • MPDS238B
サーマルパッド・メカニカル・データ
  • DSD|8
    • QFND348B
発注情報
  • jajsm31_oa
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TPS7A74 プログラマブル・ソフトスタート機能付き、1.5A 低ドロップアウト・リニア・レギュレータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • VOUT 範囲：0.65V～3.6V
  • 非常に低い VIN にも対応：0.8V～5.5V
  • VBIAS 範囲：2.7V～5.5V
  • 低いドロップアウト：60mV (標準値、1.5A / VBIAS = 5V 時)
  • ノイズ：7µVRMS
  • PSRR：
    • 1kHz 時に 65dB
    • 10kHz 時に 60dB
    • 100kHz 時に 51dB
    • 1MHz 時に 42dB
  • ライン、負荷、温度の各範囲にわたって 2% の精度
  • プログラム可能なソフトスタートにより、直線的に電圧が立ち上がるようにスタートアップさせることが可能
  • VBIAS を使うことで、過渡応答性に優れた低 VIN 動作を実現
  • 任意のタイプのコンデンサ (≥ 10μF) で安定に動作
  • 小型の 3mm × 3mm × 0.8mm WSON-8 で供給

2 アプリケーション

  • 高性能コンピューティング
  • マイクロサーバー
  • デスクトップ PC マザーボード
  • データ・コンセントレータ
  • 高耐久性 PC とラップトップ

3 概要

TPS7A74 低ドロップアウト (LDO) リニア・レギュレータは、広範なアプリケーション向けの使いやすく堅牢な電力管理ソリューションです。ソフトスタートをユーザーがプログラム可能なため、スタートアップ時の容量性負荷電流を低減して、入力電源のストレスを最小限に抑えることができます。ソフトスタートは単調性で、多くの種類のプロセッサおよび特定用途向け IC (ASIC) の電源に適しています。イネーブル入力とパワー・グッド出力により、外部レギュレータとの間でシーケンシングを簡単に実行できます。このような高い柔軟性により、FPGA や DSP、その他の特殊なスタートアップ条件を持つアプリケーションのシーケンス制御条件を満たすソリューションを構成できます。

高精度の基準電圧およびエラー・アンプは、負荷、ライン、温度、プロセスの範囲全体にわたって 2% の精度を維持します。本デバイスは 10μF 以上の任意のタイプのコンデンサで安定に動作し、TJ = -40℃～+125℃で仕様規定されています。TPS7A74 は小型の 3mm × 3mm WSON-8 パッケージで供給されるため、非常に小さいトータル・ソリューション・サイズを実現できます。

製品情報 (1)
部品番号パッケージ本体サイズ (公称)
TPS7A74WSON (8)3.00mm × 3.00mm
(1) 利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-20210608-CA0I-W9BQ-WTWJ-CWFTZWXFXWP4-low.gif代表的なアプリケーション回路 (可変)
GUID-20220315-SS0I-ZZN4-RS3M-CQFNXXM55XW4-low.png負荷を接続した状態でのスタートアップ

4 Revision History

DATE REVISION NOTES
May 2022 * Initial Release

5 Pin Configuration and Functions

Figure 5-1 DSD Package,8-Pin WSON With Thermal Pad(Top View)
Pin Functions
PIN TYPE DESCRIPTION
NO. NAME
1 BIAS I Bias input voltage for error amplifier, reference, and internal control circuits. A 1-µF or larger input capacitor is recommended for optimal performance. If IN is connected to BIAS, a 4.7-µF or larger capacitor must be used.
2 EN I Enable pin.
3 SS I Soft-start pin. This pin must be connected to a capacitor to GND.
4 IN I Input to the device. A 1-µF or larger input capacitor is recommended for optimal performance.
5, 6 OUT O Regulated output voltage. A small capacitor (total typical capacitance of ≥ 10 μF, ceramic) is required from this pin to ground to assure stability.
7 FB I Feedback pin. The feedback connection to the center tap of an external resistor divider network that sets the output voltage. This pin must not be left floating.
8 GND — Ground.

6 Specifications

6.1 Absolute Maximum Ratings

over operating temperature range (unless otherwise noted)(1)
MIN MAX UNIT
VIN Input voltage    –0.3 6.5 V
VBIAS Bias voltage    –0.3 6.5 V
VEN Enable voltage
–0.3
6.5
 
V
VSS Soft-start voltage
–0.3
6.5
 		 V
VFB Feedback voltage
–0.3
 
2
 		 V
VOUT Output voltage –0.3 VIN + 0.3 V
IOUT Maximum output current Internally limited
Output short-circuit duration Indefinite
PDISS Continuous total power dissipation See Thermal Information
Junction, TJ Junction Temperature –40 150 °C
Storage, Tstg Storage Temperature –55 150
(1) Operation outside the Absolute Maximum Ratings may cause permanent device damage. Absolute Maximum Ratings do not imply functional operation of the device at these or any other conditions beyond those listed under Recommended Operating Conditions. If used outside the Recommended Operating Conditions but within the Absolute Maximum Ratings, the device may not be fully functional, and this may affect device reliability, functionality, performance, and shorten the device lifetime.

6.2 ESD Ratings

VALUE UNIT
V(ESD) Electrostatic discharge Human body model (HBM), per ANSI/ESDA/JEDEC JS-001, all pins(1) ±2000 V
Charged device model (CDM), per JEDEC specification JESD22-C101, all pins(2) ±500
(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.
(2) JEDEC document JEP157 states that 250-V CDM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)
MIN NOM MAX UNIT
VIN Input supply voltage 0.65 6 V
VBIAS(1)       BIAS supply voltage 1.7 6 V
VEN Enable voltage 6 V
VOUT  Output voltage 0.65 3.6 V
IOUT   Output current 0 1.5 A
COUT    Output capacitor 10 µF
CIN Input capacitor(3) 1 µF
CBIAS  Bias capacitor 0.1 1 µF
TJ  Operating junction temperature –40 125 ℃
(1) BIAS supply is required when VIN is below VOUT + 1.62 V.
(2) If VIN and VBIAS are connected to the same supply, the recommended minimum capacitor for the supply is 4.7 μF.

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale