TPS7A74 低ドロップアウト (LDO) リニア・レギュレータは、広範なアプリケーション向けの使いやすく堅牢な電力管理ソリューションです。ソフトスタートをユーザーがプログラム可能なため、スタートアップ時の容量性負荷電流を低減して、入力電源のストレスを最小限に抑えることができます。ソフトスタートは単調性で、多くの種類のプロセッサおよび特定用途向け IC (ASIC) の電源に適しています。イネーブル入力とパワー・グッド出力により、外部レギュレータとの間でシーケンシングを簡単に実行できます。このような高い柔軟性により、FPGA や DSP、その他の特殊なスタートアップ条件を持つアプリケーションのシーケンス制御条件を満たすソリューションを構成できます。
高精度の基準電圧およびエラー・アンプは、負荷、ライン、温度、プロセスの範囲全体にわたって 2% の精度を維持します。本デバイスは 10μF 以上の任意のタイプのコンデンサで安定に動作し、TJ = -40℃~+125℃で仕様規定されています。TPS7A74 は小型の 3mm × 3mm WSON-8 パッケージで供給されるため、非常に小さいトータル・ソリューション・サイズを実現できます。
部品番号 | パッケージ | 本体サイズ (公称) |
---|---|---|
TPS7A74 | WSON (8) | 3.00mm × 3.00mm |
DATE | REVISION | NOTES |
---|---|---|
May 2022 | * | Initial Release |
PIN | TYPE | DESCRIPTION | |
---|---|---|---|
NO. | NAME | ||
1 | BIAS | I | Bias input voltage for error amplifier, reference, and internal control circuits. A 1-µF or larger input capacitor is recommended for optimal performance. If IN is connected to BIAS, a 4.7-µF or larger capacitor must be used. |
2 | EN | I | Enable pin. |
3 | SS | I | Soft-start pin. This pin must be connected to a capacitor to GND. |
4 | IN | I | Input to the device. A 1-µF or larger input capacitor is recommended for optimal performance. |
5, 6 | OUT | O | Regulated output voltage. A small capacitor (total typical capacitance of ≥ 10 μF, ceramic) is required from this pin to ground to assure stability. |
7 | FB | I | Feedback pin. The feedback connection to the center tap of an external resistor divider network that sets the output voltage. This pin must not be left floating. |
8 | GND | — | Ground. |
MIN | MAX | UNIT | ||
---|---|---|---|---|
VIN | Input voltage | –0.3 | 6.5 | V |
VBIAS | Bias voltage | –0.3 | 6.5 | V |
VEN | Enable voltage | –0.3 |
6.5 |
V |
VSS | Soft-start voltage | –0.3 |
6.5 |
V |
VFB | Feedback voltage | –0.3 |
2 |
V |
VOUT | Output voltage | –0.3 | VIN + 0.3 | V |
IOUT | Maximum output current | Internally limited | ||
Output short-circuit duration | Indefinite | |||
PDISS | Continuous total power dissipation | See Thermal Information | ||
Junction, TJ | Junction Temperature | –40 | 150 | °C |
Storage, Tstg | Storage Temperature | –55 | 150 |
VALUE | UNIT | |||
---|---|---|---|---|
V(ESD) | Electrostatic discharge | Human body model (HBM), per ANSI/ESDA/JEDEC JS-001, all pins(1) | ±2000 | V |
Charged device model (CDM), per JEDEC specification JESD22-C101, all pins(2) | ±500 |
MIN | NOM | MAX | UNIT | ||
---|---|---|---|---|---|
VIN | Input supply voltage | 0.65 | 6 | V | |
VBIAS(1) | BIAS supply voltage | 1.7 | 6 | V | |
VEN | Enable voltage | 6 | V | ||
VOUT | Output voltage | 0.65 | 3.6 | V | |
IOUT | Output current | 0 | 1.5 | A | |
COUT | Output capacitor | 10 | µF | ||
CIN | Input capacitor(3) | 1 | µF | ||
CBIAS | Bias capacitor | 0.1 | 1 | µF | |
TJ | Operating junction temperature | –40 | 125 | ℃ |