JAJSC97C
January 2015 – September 2018
TPS7B7701-Q1
,
TPS7B7702-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
アプリケーション図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Fault Detection and Protection
7.3.2
Short-Circuit and Overcurrent Protection
7.3.3
Short-to-Battery and Reverse Current Detection
7.3.4
Thermal Shutdown
7.3.5
Integrated Reverse-Polarity Protection
7.3.6
Integrated Inductive Clamp
7.3.7
Undervoltage Lockout
7.3.8
Enable (EN, EN1, and EN2)
7.3.9
Internal Voltage Regulator (VCC)
7.3.10
Current Sense Multiplexing
7.3.11
Adjustable Output Voltage (FB, FB1, and FB2)
7.4
Device Functional Modes
7.4.1
Operation With IN < 4.5 V
7.4.2
Operation With EN Control
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input Capacitor
8.2.2.2
Output Capacitor
8.2.2.3
Current Sense Resistor Selection
8.2.2.4
Current-Limit Resistor Selection
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
デバイスおよびドキュメントのサポート
11.1
ドキュメントのサポート
11.1.1
関連資料
11.2
関連リンク
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PWP|16
MPDS371A
サーマルパッド・メカニカル・データ
PWP|16
PPTD312C
発注情報
jajsc97c_oa
jajsc97c_pm
8.2.3
Application Curves
V
O
= 8.5 V
I
O
= 100 mA
V
I
= 0 to 14 V
Figure 23.
Power Up (1 V/µs)
V
O
= 5 V
I
O
= 100 mA
V
I
= 0 to 14 V
Figure 24.
Power Up (1 V/µs)