JAJSQZ5A June   2024  – December 2024 TPS7H6005-SEP , TPS7H6015-SEP , TPS7H6025-SEP

PRODMIX  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison Table
  6. 5 Device Options Table
  7. 6 Pin Configuration and Functions
  8. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Switching Characteristics
    7. 7.7 Quality Conformance Inspection
    8. 7.8 Typical Characteristics
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Input Voltage
      2. 8.3.2  Linear Regulator Operation
      3. 8.3.3  Bootstrap Operation
        1. 8.3.3.1 Bootstrap Charging
        2. 8.3.3.2 Bootstrap Capacitor
        3. 8.3.3.3 Bootstrap Diode
        4. 8.3.3.4 Bootstrap Resistor
      4. 8.3.4  High-Side Driver Startup
      5. 8.3.5  Inputs and Outputs
      6. 8.3.6  Dead Time
      7. 8.3.7  Input Interlock Protection
      8. 8.3.8  Undervoltage Lockout and Power Good (PGOOD)
      9. 8.3.9  Negative SW Voltage Transients
      10. 8.3.10 Level Shifter
    4. 8.4 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Bootstrap and Bypass Capacitors
        2. 9.2.2.2 Bootstrap Diode
        3. 9.2.2.3 BP5x Overshoot and Undershoot
        4. 9.2.2.4 Gate Resistor
        5. 9.2.2.5 Dead Time Resistor
        6. 9.2.2.6 Gate Driver Losses
      3. 9.2.3 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Examples
  11. 10Device and Documentation Support
    1. 10.1 Documentation Support
      1. 10.1.1 Related Documentation
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DCA|56
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS7H60x5 シリーズの放射線耐性保証 (RHA) 窒化ガリウム (GaN) 電界効果トランジスタ (FET) ゲート ドライバは、高周波数で高効率の大電流アプリケーション向けに設計されています。このシリーズは、TPS7H6005 (200V 定格)、TPS7H6015 (60V 定格)、TPS7H6025 (22V 定格) で構成されています。いずれのデバイスも 56 ピン HTSSOP プラスチック パッケージを採用しており、QMLP と宇宙用強化プラスチック (SEP) グレードの両方で供給されます。本ドライバは調整可能なデッド タイム機能、30ns の小さい伝搬遅延、5.5ns のハイサイド / ローサイド マッチングを特長としています。また、これらの部品はハイサイド / ローサイド LDO を内蔵しており、電源電圧にかかわらず 5V の駆動電圧を保証します。TPS7H60x5 ドライバには分割ゲート出力があり、出力のターンオンとターンオフの強度を別々に調整可能な柔軟性があります。

TPS7H60x5 ドライバには、独立入力モード (IIM) と PWM モードの 2 つの制御入力モードがあります。IIM では、各出力が専用の入力によって制御されます。PWM モードでは、単一の入力から 2 つの補完的な出力信号が生成され、ユーザーは各エッジについてデッド タイムを調整できます。

また、ゲート ドライバは、独立入力モードでユーザーが構成可能な入力インターロックを提供し、アンチシュート スルー保護を実現します。入力インターロックにより、両方の入力が同時にオンになると、両方の出力をオンにすることはできません。ユーザーは独立入力モードでこの保護をイネーブルまたはディセーブルにするオプションを利用できるため、ドライバをさまざまなコンバータ構成で使用できます。このドライバは、ハーフブリッジとデュアル ローサイドの両方のコンバータ アプリケーションでも使用できます。

製品情報
部品番号 (1) グレード 本体サイズ (2)
5962R2220104PYE(4) QMLP-RHA 56 ピンのプラスチック
6.1mm × 14.0mm
質量=119mg(3)
TPS7H6005MDCATSEP SEP
5962R2220105PYE(4) QMLP-RHA
TPS7H6015MDCATSEP(5) SEP
5962R2220106PYE(4) QMLP-RHA
TPS7H6025MDCATSEP(5) SEP
(1) 詳細は、デバイス オプション表をご覧ください。
(2) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。
(3) 質量は公称値です。
(4) 製品プレビュー。
(5) 事前情報。