JAJSQZ5 データシート

JAJSQZ5C June 2024 – April 2025 TPS7H6005-SEP , TPS7H6005-SP , TPS7H6015-SEP , TPS7H6015-SP , TPS7H6025-SEP , TPS7H6025-SP

PRODMIX

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

DCA|56

サーマルパッド・メカニカル・データ

発注情報

9.2.2.4 ゲート抵抗

TPS7H6005 には分割出力があり、ターンオンパスとターンオフパスの両方で、GaN FET のゲートと直列に抵抗を配置できます。これらのゲート抵抗は、寄生容量と寄生インダクタンスに起因するデバイスのゲートのリンギングを減衰させるため役立ちます。ゲートドライブの電源ループで高電圧および電流のスイッチングに起因する、リンギングとノイズも存在することがあります。絶対最大ゲート電圧の値が小さい GaN デバイスでは、この点は特に重要です。さらに、ゲート抵抗を使用して駆動能力を調整することもできます。これは、ドライバのピーク電流能力を制限することで実現されます。この設計では、ターンオンとターンオフの両方のゲートパスに 2 Ω の抵抗を使用します。これらの値から、ハイサイドピークプルアップ電流はに示すように計算できます。

式 13.

I_{O H H} = M I N (1.3 A, \frac{V_{B P 5 H}}{R_{H O H} + R_{G A T E_O N} + R_{G F E T (i n t)}})

ここで

V_BP5H はハイサイドリニアレギュレータの出力電圧です
R_HOH は内部のハイサイドプルアップ抵抗 (High レベル出力電圧の仕様から 1.3 Ω で計算)
R_{GATE_ON} はターンオン経路で使用されるゲート抵抗値です
R_GFET(int) は駆動される GaN FET の内部ゲート抵抗 (通常は GaN FET メーカーから入手可能)

仕様セクションに示すように、ドライバが供給できるピークソース電流は約 1.3A (標準値) であるため、I_OHH はこの値によって制限されます。この場合：

式 14.

I_{O H H} = \frac{V_{B P 5 H}}{R_{H O H} + R_{G A T E_O N} + R_{G F E T (i n t)}} = \frac{5 V}{1.3 Ω + 2 Ω + 0.4 Ω} \approx 1.3 A

同様に、ピークハイサイドシンク電流については次のようになります。

式 15.

I_{O L H} = M I N (2.5 A, \frac{V_{B P 5 H}}{R_{H O L} + R_{G A T E_O F F} + R_{G F E T (i n t)}})

ここで

R_HOL は内部のハイサイドプルダウン抵抗 (Low レベル出力電圧の仕様から 0.7 Ω 計算)
R_{GATE_OFF} はターンオフパスに使用されるゲート抵抗値です

同様に、ピークシンク電流は以下の式で計算されます。

式 16.

I_{O L H} = \frac{V_{B P 5 H}}{R_{H O L} + R_{G A T E_O F F} + R_{G F E T (i n t)}} = \frac{5 V}{0.7 Ω + 2 Ω + 0.4 Ω} = 1.6 A

ローサイドピークソースおよびシンク電流の式は記載されていますが、この例では、これらはハイサイドの値の計算値と同じであることに注意します。

式 17.

I_{O H L} = M I N (1.3 A, \frac{V_{B P 5 L}}{R_{L O H} + R_{G A T E_O N} + R_{G F E T (i n t)}}) = \frac{5 V}{1.3 Ω + 2 Ω + 0.4 Ω} \approx 1.3 A

式 18.

I_{O L L} = M I N (2.5 A, \frac{V_{B P 5 L}}{R_{L O L} + R_{G A T E_O F F} + R_{G F E T (i n t)}}) = \frac{5 V}{0.7 Ω + 2 Ω + 0.4 Ω} = 1.6 A

通常、外部ゲート抵抗の選択には調整が必要で、反復的なプロセスです。ベストプラクティスは、特定のPCB設計のゲート抵抗の値を評価し、意図した影響を検証し、必要に応じて調整することです。