TPS92691/-Q1は、幅広い範囲の昇圧または降圧ドライバ・トポロジをサポートできる汎用性の高いLEDコントローラです。固定周波数のピーク電流モード制御手法を実装し、プログラミング可能なスイッチング周波数、スロープ補償、およびソフト・スタート・タイミング機能を備えています。高電圧(65V)のレール・ツー・レール電流センス・アンプを内蔵し、ハイサイドまたはローサイドの直列センス抵抗を使用してLED電流を直接測定することができます。アンプは入力オフセット電圧が低くなるよう設計され、25°C~140°Cの接合部温度範囲および0~60Vのコモン・モード電圧範囲にわたって±3%以内のLED電流精度が得られます。
LED電流は、アナログまたはPWM調光手法により独立して変調できます。高インピーダンスのアナログ調整(IADJ)入力で電圧を140mVから2.25Vまで変化させることにより、15:1の範囲でリニアなアナログ調光応答が得られます。PWM入力ピンを希望的なデューティ・サイクルおよび周波数で変調することによって、LED電流のPWM調光が可能です。オプションのDDRVゲート・ドライバ出力を使用して、直列FET調光機能をイネーブルにすると、1000:1のコントラスト比を実現できます。
TPS92691/-Q1は、電流モニタ(IMON)出力を通して、連続LEDステータス・チェックをサポートします。これにより、LEDの短絡や開放の検出および保護が可能です。さらに障害保護機能として、VCC UVLO、出力OVP、サイクル-バイ-サイクルの電流制限、および過熱保護機能を備えています。
型番 | パッケージ | 本体サイズ(公称) |
---|---|---|
TPS92691-Q1 TPS92691 |
HTSSOP (16) | 5.10mm×6.60mm |
日付 | 改訂内容 | 注 |
---|---|---|
2015 年 12 月 | * | 初版 |
ピン | I/O | 説明 | |
---|---|---|---|
番号 | 名前 | ||
1 | VIN | — | 内部VCCレギュレータの入力電源。GNDとの間に100nFのバイパス・コンデンサをコントローラに近づけて配置します。 |
2 | SS | I/O | ソフト・スタート・プログラミング・ピン。AGNDとの間にコンデンサを接続することで、スタートアップ時間を延長できます。このピンをGNDに短絡するとスイッチングをディスエーブルにできます。 |
3 | RT/SYNC | I/O | 発振周波数プログラミング・ピン。AGNDとの間に抵抗を接続することで、発振周波数が設定されます。100nFの直列コンデンサを通して外部クロック・パルスを入力し、内部発振器を同期させることもできます。 |
4 | PWM | I | PWM調光入力。このピンの電圧を2.3V(標準)未満にすると、スイッチングがオフになり、発振器はアイドル状態となり、COMPピンは切断され、DDRV出力はグランドに設定されます。入力信号のデューティ・サイクルに基づき、PWM調光動作で平均LED電流を制御します。PWM調光に使用しない場合は、VCCに接続します。 |
5 | COMP | I/O | トランスコンダクタンス誤差増幅器の出力。目的の閉ループ応答を得るために補償回路を接続します。 |
6 | IADJ | I | LED電流リファレンス入力。100kΩの直列抵抗を通してVCCに接続することにより、内部リファレンス電圧が2.42Vに設定され、電流センス・スレッショルドV(CSP-CSN)が172mVに設定されます。このピンを0V~2.25Vの外部電圧源で変調することにより、アナログ調光を実装できます。 |
7 | IMON | O | LED電流通知ピン。CSP/CSN入力によってセンスされたLED電流が、VIMON = 14 × ILED × Rcsとして通知されます。AGNDとの間に1nFのセラミック・コンデンサを使用してバイパスします。 |
8 | AGND | — | アナログ・グランド。内部電圧リファレンスおよびアナログ回路のリターンです。回路のグランドであるGNDに接続することで、リターン・パスを形成します。 |
9 | CSN | I | 電流センス・アンプの負入力(–)。LED電流センス抵抗RCSの負ノードに直接接続します。 |
10 | CSP | I | 電流センス・アンプの正入力(+)。LED電流センス抵抗RCSの正ノードに直接接続します。 |
11 | DDRV | O | 直列調光FETゲート・ドライバ出力。外部NチャネルMOSFETのゲートに接続するか、またはPチャネルMOSFETを使用したレベルシフト回路に接続することで、直列FET PWM調光を実装します。 |
12 | OVP | I | ヒステリシス付き過電圧保護入力。出力電圧との間に分圧抵抗を接続することで、OVPスレッショルドおよびヒステリシスを設定します。 |
13 | PGND | — | 内部NチャネルMOSFETゲート・ドライバのパワー・グランド接続ピン。回路のグランドであるGNDに接続することで、リターン・パスを形成します。 |
14 | IS | I | スイッチ電流センス入力。NチャネルMOSFETのソースのスイッチ電流センス抵抗RISに接続します。 |
15 | GATE | O | NチャネルMOSFETのゲート・ドライバ出力。外部スイッチングNチャネルMOSFETのゲートに接続します。 |
16 | VCC | — | VCCバイアス電源ピン。2.2µF~4.7µFのセラミック・コンデンサをコントローラに近づけて配置し、PGNDとの間でローカルにデカップリングします。 |
PowerPAD | — | 適切な動作のためには、露出したPowerPADにAGNDおよびPGNDピンを接続する必要があります。このPowerPADは、複数のビアを使用してPCBグランド・プレーンに接続することで、優れた熱特性が得られます。 |
MIN | MAX | UNIT | ||
---|---|---|---|---|
Input voltage | VIN, CSP, CSN | –0.3 | 65 | V |
IADJ, IS, PWM, RT/SYNC | –0.3 | 8.8 | V | |
OVP, SS | –0.3 | 5.5 | V | |
CSP to CSN(3), PGND | –0.3 | 0.3 | V | |
Output voltage(4) | VCC, GATE, DDRV | –0.3 | 8.8 | V |
COMP | –0.3 | 5.0 | V | |
Source current | IMON | — | 100 | µA |
GATE, DDRV (Pulsed <20 ns) | — | 500 | mA | |
Sink current | GATE, DDRV (Pulsed <20 ns) | — | 500 | mA |
Operating junction temperature, TJ | –40 | 140 | °C | |
Storage temperature, Tstg | 150 | °C |
VALUE | UNIT | ||||
---|---|---|---|---|---|
TPS92691-Q1 IN PWP (HTSSOP) PACKAGE | |||||
V(ESD) | Electrostatic discharge | Human-body model (HBM), per AEC Q100-002, all pins(1) | ±2000 | V | |
Charged-device model (CDM), per AEC Q100-011 | All pins except 1, 8, 9, and 16 | ±500 | |||
Pins 1, 8, 9, and 16 | ±750 | ||||
TPS92691 IN PWP (HTSSOP) PACKAGE | |||||
V(ESD) | Electrostatic discharge | Human-body model (HBM), per ANSI/ESDA/JEDEC JS-001, all pins(2) | ±2000 | V | |
Charged-device model (CDM), per JEDEC specification JESD22-C101, all pins(3) | ±500 |
MIN | NOM | MAX | UNIT | ||
---|---|---|---|---|---|
VIN | Supply input voltage | 6.5 | 14 | 65 | V |
VIN, crank | Supply input, battery crank voltage | 4.5 | V | ||
VCSP, VCSN | Current sense common mode | 0 | 60 | V | |
ƒSW | Switching frequency | 80 | 700 | kHz | |
ƒSYNC | SYNC frequency | 0.8 × ƒsw | 1.2 × ƒSW | kHz | |
VIADJ | Current reference voltage | 0.14 | VIADJ(CLAMP) | V | |
TA | Operating ambient temperature | –40 | 125 | °C |
THERMAL METRIC(1) | TPS92691/-Q1 | UNIT | |
---|---|---|---|
PWP (HTSSOP) | |||
16 PINS | |||
RθJA | Junction-to-ambient thermal resistance | 40.8 | °C/W |
RθJC(top) | Junction-to-case (top) thermal resistance | 26.1 | °C/W |
RθJB | Junction-to-board thermal resistance | 22.2 | °C/W |
ψJT | Junction-to-top characterization parameter | 0.8 | °C/W |
ψJB | Junction-to-board characterization parameter | 22.0 | °C/W |
RθJC(bot) | Junction-to-case (bottom) thermal resistance | 2.3 | °C/W |
PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT | |
---|---|---|---|---|---|---|
INPUT VOLTAGE (VIN) | ||||||
VDO | LDO dropout voltage | ICC = 20 mA, VIN = 5 V | 300 | mV | ||
BIAS SUPPLY (VCC) | ||||||
VCC(REG) | Regulation voltage | No load | 7.0 | 7.5 | 8.0 | V |
VCC(UVLO) | Supply undervoltage protection | VCC rising threshold, VIN = 8 V | 4.1 | 4.35 | V | |
VCC falling threshold, VIN = 8 V | 3.75 | 4.0 | V | |||
Hysteresis | 100 | mV | ||||
ICC(LIMIT) | Supply current limit | VCC = 0V | 26 | 38 | 46 | mA |
ICC(STBY) | Supply stand-by current | VPWM = 0 V | 1.8 | 2.1 | mA | |
ICC(SW) | Supply switching current | VCC = 7.5 V, CGATE = 1 nF | 5.1 | 6.6 | mA | |
OSCILLATOR (RT/SYNC) | ||||||
ƒSW | Switching frequency | RT = 40 kΩ | 165 | 200 | 230 | kHz |
RT = 20 kΩ | 327 | 390 | 448 | kHz | ||
VRT | RT output voltage | 1 | V | |||
VSYNC | SYNC rising threshold | VRT/SYNC rising | 2.7 | 3.1 | V | |
SYNC falling threshold | VRT/SYNC falling | 1.8 | 2 | V | ||
tSYNC(MIN) | Minimum SYNC clock pulse width | 100 | ns | |||
GATE DRIVER (GATE) | ||||||
RGH | Gate driver high side resistance | IGATE = –10 mA | 5.4 | 11.2 | Ω | |
RGL | Gate driver low side resistance | IGATE = 10 mA | 4.3 | 10.5 | Ω | |
CURRENT SENSE (IS) | ||||||
VIS(LIMIT) | Current limit threshold | 497 | 525 | 550 | mV | |
tIS(BLANK) | Leading edge blanking time | 103 | 150 | 188 | ns | |
tIS(FAULT) | Current limit fault time | 35 | µs | |||
tILMT(DLY) | IS to GATE propagation delay | VIS pulsed from 0 to 1 V | 100 | ns | ||
PWM COMPARATOR AND SLOPE COMPENSATION | ||||||
DMAX | Maximum duty cycle | 90.4% | 93% | 94.7% | ||
VLV | IS to COMP level shift voltage | No slope compensation added | 1.17 | 1.5 | 1.8 | V |
VSL | Slope compensation | D = DMAX (with max slope compensation) | 200 | mV | ||
ILV | IS level shift bias current | No slope compensation added | 25 | µA | ||
ILV + ISL | IS level shift source current | D = DMAX (with max slope compensation) | 115 | µA | ||
CURRENT SENSE AMPLIFIER (CSP, CSN) | ||||||
VCS(offset) | Cumulative offset voltage at VCSP = 60 V and V(CSP-CSN) = 150 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –5.2 | 5.9 | mV | |
25°C ≤ TJ ≤ 140°C | –4.4 | 4.6 | mV | |||
Cumulative offset voltage at VCSP = 60 V and V(CSP-CSN) = 10 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –3.5 | 5.0 | mV | ||
25°C ≤ TJ ≤ 140°C | -2.8 | 4.0 | mV | |||
Cumulative offset voltage at VCSN = 0 V and V(CSP-CSN) = 150 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –5.9 | 6.7 | mV | ||
25°C ≤ TJ ≤ 140°C | -4.7 | 5.0 | mV | |||
Cumulative offset voltage at VCSN = 0 V and V(CSP-CSN) = 10 mV, referred to current sense input | –40°C ≤ TJ ≤ 140°C | –2.3 | 3.2 | mV | ||
25°C ≤ TJ ≤ 140°C | –1.7 | 2.6 | mV | |||
CS(BW) | Current sense unity gain bandwidth | 500 | kHz | |||
ICS(BIAS) | CSP, CSN bias current | VCSP, CSN = 60 V | 4 | µA | ||
CURRENT MONITOR (IMON) | ||||||
VIMON(CLP) | IMON output voltage clamp | 3.2 | 3.7 | 4.2 | V | |
VIMON(OS) | IMON buffer offset voltage | –11.4 | –1.6 | 7.3 | mV | |
ANALOG ADJUST (IADJ) | ||||||
VIADJ(CLP) | IADJ internal clamp voltage | IIADJ = 1 µA | 2.27 | 2.42 | 2.55 | V |
IIADJ(BIAS) | IADJ input bias current | VIADJ < 2.2 V | 90 | nA | ||
RIADJ(LMT) | IADJ current limiting series resistor | VIADJ > 2.6 V | 12 | kΩ | ||
ERROR AMPLIFIER (COMP) | ||||||
gM | Transconductance | 121 | µA/V | |||
ICOMP(SRC) | COMP current source capacity | VIADJ = 1.4 V, V(CSP-CSN) = 0 V | 130 | µA | ||
ICOMP(SINK) | COMP current sink capacity | VIADJ = 0 V, V(CSP-CSN) = 0.1 V | 130 | µA | ||
EA(BW) | Error amplifier bandwidth | –3 dB | 5 | MHz | ||
VCOMP(RST) | COMP pin reset voltage | 100 | mV | |||
RCOMP(DCH) | COMP discharge FET resistance | 246 | Ω | |||
SOFT-START (SS) | ||||||
ISS | Soft-start source current | 7 | 10 | 12.8 | µA | |
VSS(RST) | Soft-start pin reset voltage | 25 | mV | |||
RSS(DCH) | SS discharge FET resistance | 260 | Ω | |||
OVERVOLTAGE PROTECTION (OVP) | ||||||
VOVP(THR) | OVP detection threshold | 1.18 | 1.24 | 1.31 | V | |
IOVP(HYS) | OVP hysteresis current | 12 | 20 | 27.5 | µA | |
PWM INPUT (PWM) | ||||||
VPWM(HIGH) | Schmitt trigger logic level (high threshold) | 2.5 | 2.7 | V | ||
VPWM(LOW) | Schmitt trigger logic level (low threshold) | 2.0 | 2.3 | V | ||
RPWM(PD) | PWM pulldown resistance | 1 | MΩ | |||
tDLY(RISE) | PWM to DDRV rising delay | 54 | ns | |||
tDLY(FALL) | PWM to DDRV falling delay | 72 | ns | |||
PWM GATE DRIVE OUTPUT (DDRV) | ||||||
RDH | DDRV high-side resistance | 6.1 | 12.8 | Ω | ||
RDL | DDRV low-side resistance | 5.2 | 11.4 | Ω | ||
THERMAL SHUTDOWN | ||||||
Thermal shutdown temperature | 175 | °C | ||||
Thermal shutdown hysteresis | 25 | °C |
VIADJ = 2.1 V |
VIADJ = 2.1 V |