JAJSKC8D April   2022  – February 2026 TPSI3052-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブル状態の送信
      2. 7.3.2 電力伝送
      3. 7.3.3 ゲート ドライバ
      4. 7.3.4 モードの概要
      5. 7.3.5 3 線式モード
      6. 7.3.6 2 線式モード
      7. 7.3.7 VDDP、VDDH、VDDM 低電圧誤動作防止 (UVLO)
      8. 7.3.8 電源と EN のシーケンシング
      9. 7.3.9 サーマル シャットダウン
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 使用上の注意
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 2 線式と 3 線式の各モードの選択
        2. 8.2.2.2 標準イネーブル、ワンショット イネーブル
        3. 8.2.2.3 CDIV1、CDIV2 容量
        4. 8.2.2.4 RPXFR の選択
        5. 8.2.2.5 CVDDP 容量
        6. 8.2.2.6 ゲート ドライバの出力抵抗
        7. 8.2.2.7 起動時間と復帰時間
        8. 8.2.2.8 補助電流の供給、VDDM からの IAUX
        9. 8.2.2.9 VDDM リップル電圧
      3. 8.2.3 アプリケーション曲線
      4. 8.2.4 絶縁寿命
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ

8.2.2.3 CDIV1、CDIV2 容量

必要な CDIV1 および CDIV2 容量は、外部負荷のスイッチング中に VDDH レールで許容される降下の大きさによって異なります。CDIV1 および CDIV2 容量に蓄積された電荷を使用して、スイッチング中に電流を負荷に供給します。スイッチング中に充電共有が発生し、VDDH の電圧が低下します。CDIV1 と CDIV2 の直列の組み合わせにより形成される合計容量は、スイッチする合計ゲート容量の少なくとも 30 倍にすることを推奨します。このサイズでは、VDRV 信号への電力供給に使用する VDDH 電源レールが約 0.5V 降下します。式 1 と式 2 を使用して、指定の電圧降下に必要な容量の大きさを計算できます。

CDIV1 と CDIV2 は同じタイプおよび許容誤差である必要があります。

式 1. C DIV 1 = n + 1 n × Q LOAD ∆ V ,   n ≥ 3 . 0
式 2. C DIV 2 = n × C DIV 1 ,   n ≥ 3 . 0

ここで、

  • n は 3.0 以上の実数です。
  • CDIV1 は VDDH から VDDM への外部容量です。
  • CDIV2 は VDDM から VSSS への外部容量です。
  • QLOAD は VDRV から VSSS への負荷の総電荷量です。
  • ΔV は、負荷のスイッチング時の VDDH での電圧降下です。
注: CDIV1 と CDIV2 は絶対容量を表し、許容誤差と要求される必要な容量を達成するために必要なディレーティングに応じて、選択した部品を調整する必要があります。

アプリケーションでは ΔV の値をより大きな値にすることもできますが、過度なドループにより、VDDH 低電圧誤動作防止立ち下がりスレッショルド (VVDDH_UVLO_F) に到達し、VDRV が Low にアサートされる可能性があります。CDIV1 および CDIV2 容量の直列の組み合わせが QLOAD に対して増加すると、VDDH 電源電圧は低下しますが、電源投入時には VDDH 電源電圧の初期充電が増加することに注意してください。

この設計では、n = 3 かつ ΔV ≅ 0.5V と仮定すると、次のようになります。

式 3. C DIV 1 = 3 + 1 3 × 120 nC 0 . 5 V = 320 nF
式 4. C DIV 2 = 3 × 320 nF = 960 nF

この設計では、CDIV1 = 330nF、CDIV2 = 1μF の標準コンデンサの値を選択しています。