JAJSRP8E May 2007 – October 2023 TXB0102
PRODUCTION DATA
テキサス・インスツルメンツでは、過度の容量性負荷を防止し、適切なワンショット (O.S.) トリガを確実に実行するため、PCB 配線長を短くして慎重にプリント回路基板 (PCB) レイアウトを行うことを推奨します。PCB 信号の配線長は、反射の往復遅延がワンショット持続時間よりも短くなるように、十分に短くする必要があります。これにより、すべての反射でドライバのインピーダンスを確実に低くし、シグナル・インテグリティを向上させます。これらの O.S. 回路は、約 10ns にわたってオンを維持するように設計されています。駆動される集中負荷の最大容量も、ワンショット持続時間に直接依存します。大きな容量性負荷では、信号が正のレールまで完全に駆動される前にワンショットがタイムアウトする可能性があります。O.S. 持続時間は、動的 ICC、負荷駆動能力、最大ビット・レートに関する検討事項間のトレードオフを最適化するように設定されています。PCB 配線長とコネクタの両方が TXB0102 の出力で認識される容量に加算されるため、この集中負荷容量を考慮して、O.S. リトリガ、バス競合、出力信号発振、またはその他のシステム・レベルの悪影響を回避することをお勧めします。