JAJSQI6C June   2008  – November 2024 TXB0104-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  タイミング要件：VCCA = 1.2V
    7. 5.7  タイミング要件：VCCA = 1.5V ± 0.1V
    8. 5.8  タイミング要件：VCCA = 1.8V ± 0.15V
    9. 5.9  タイミング要件：VCCA = 2.5V ± 0.2V
    10. 5.10 タイミング要件：VCCA = 3.3V ± 0.3V
    11. 5.11 スイッチング特性：VCCA = 1.2V
    12. 5.12 スイッチング特性：VCCA = 1.5V ± 0.1V
    13. 5.13 スイッチング特性：VCCA = 1.8V ± 0.15V
    14. 5.14 スイッチング特性：VCCA = 2.5V ± 0.2V
    15. 5.15 スイッチング特性：VCCA = 3.3 V ± 0.3 V
    16. 5.16 動作特性
    17. 5.17 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 アーキテクチャ
      2. 7.3.2 入力ドライバの要件
      3. 7.3.3 出力負荷に関する検討事項
      4. 7.3.4 イネーブルおよびディセーブル
      5. 7.3.5 I/O ラインのプルアップ抵抗またはプルダウン抵抗
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.1 アーキテクチャ

TXB0104 アーキテクチャ (セクション 7.2 を参照) では、A から B へ、または B から A へのデータ・フローの方向を制御するための方向制御信号は必要ありません。DC 状態では、TXB0104 の出力ドライバは High または Low を維持できますが、弱さを持つように設計されているため、バス上のデータが逆方向に流れ始めたときに、外部ドライバによってオーバードライブできます。

出力ワンショットは、A または B ポートの立ち上がりまたは立ち下がりエッジを検出します。立ち上がりエッジの間、ワンショットによって PMOS トランジスタ (T1、T3) が短時間オンになり、Low から High への遷移が高速化されます。同様に、立ち下がりエッジでは、ワンショットによって NMOS トランジスタ (T2、T4) が短時間オンになり、High から Low への遷移が高速化されます。出力遷移時の標準出力インピーダンスは、VCCO = 1.2V～1.8V で 70Ω、VCCO = 1.8V～3.3V で 50Ω、VCCO = 3.3V～5V で 40Ω です。

TXB0104-Q1 TXB0104 I/O セルのアーキテクチャ図 7-1 TXB0104 I/O セルのアーキテクチャ