JAJSQ40B
July 2023 – April 2024
TXV0108-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
熱に関する情報
5.5
電気的特性
5.6
スイッチング特性、VCCA = 1.2 ± 0.06 V
5.7
スイッチング特性、VCCA = 1.8 ± 0.15 V
5.8
スイッチング特性、VCCA = 2.5 ± 0.2V
5.9
スイッチング特性、VCCA = 3.3 ± 0.3 V
5.10
代表的特性
6
パラメータ測定情報
6.1
負荷回路および電圧波形
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
バランスのとれた高駆動能力の CMOS プッシュプル出力
7.3.2
部分的パワー ダウン (Ioff)
7.3.3
VCC の絶縁および VCC の接続解除 (Ioff-float)
7.3.4
過電圧許容入力
7.3.5
負のクランプ ダイオード
7.3.6
フル構成可能なデュアル レール設計
7.3.7
タイミング センシティブな変換をサポート
7.3.8
ウェッタブル フランク
7.3.9
ダンピング抵抗とインピーダンス整合機能を内蔵
7.4
デバイスの機能モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
システム例
8.3.1
電源シーケンスの課題を TXV0108-Q1 で解決
8.4
電源に関する推奨事項
8.5
レイアウト
8.5.1
レイアウトのガイドライン
8.5.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントのサポート
9.1.1
関連資料
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
商標
9.5
静電気放電に関する注意事項
9.6
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
RGY|24
サーマルパッド・メカニカル・データ
RGY|24
QFND668
発注情報
jajsq40b_oa
jajsq40b_pm
7
詳細説明