JAJSQ40B July   2023  – April 2024 TXV0108-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  スイッチング特性、VCCA = 1.2 ± 0.06 V
    7. 5.7  スイッチング特性、VCCA = 1.8 ± 0.15 V
    8. 5.8  スイッチング特性、VCCA = 2.5 ± 0.2V
    9. 5.9  スイッチング特性、VCCA = 3.3 ± 0.3 V
    10. 5.10 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 負荷回路および電圧波形
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 バランスのとれた高駆動能力の CMOS プッシュプル出力
      2. 7.3.2 部分的パワー ダウン (Ioff)
      3. 7.3.3 VCC の絶縁および VCC の接続解除 (Ioff-float)
      4. 7.3.4 過電圧許容入力
      5. 7.3.5 負のクランプ ダイオード
      6. 7.3.6 フル構成可能なデュアル レール設計
      7. 7.3.7 タイミング センシティブな変換をサポート
      8. 7.3.8 ウェッタブル フランク
      9. 7.3.9 ダンピング抵抗とインピーダンス整合機能を内蔵
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 電源シーケンスの課題を TXV0108-Q1 で解決
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGY|24
サーマルパッド・メカニカル・データ
発注情報

8.3.1 電源シーケンスの課題を TXV0108-Q1 で解決

TXV0108-Q1 は、インターフェイス間の電圧ミスマッチを解決するだけでなく、電源シーケンスの課題も解決します。図 8-3 に示すように、一部のイーサネット アプリケーションでは、イーサネット スイッチを備えたマルチコア RGMII システムを使用する場合があります。また、他のアプリケーションでは、1 つの MAC と PHY を持つ標準的なイーサネット インターフェイスを使用する場合もあります。いずれの場合も、各デバイスへの電源投入を適切に行う必要があります。これにより、コア ブロックよりも前に I/O ピンの電源がオンになるのを防止できます。このような状況では、電源オン時の突入電流、あるいはバス競合その他の誤動作が発生する可能性があります。

TXV0108-Q1 マルチコア RGMII 通信図 8-3 マルチコア RGMII 通信
低ドロップアウト (LDO) デバイスは、デバイスの電源供給に一般的な方法ですが、電源シーケンス機能はありません。図 8-4 に示すように、1.8V を MAC に印加する前に、最初に LDO の入力をオンにする必要があります。その結果、PHY が起動し、突入電流が MAC I/O ピンに流れ込む可能性があります。

TXV0108-Q1 PHY の電源投入後に MAC I/O ピンに流れ込む漏電電流図 8-4 PHY の電源投入後に MAC I/O ピンに流れ込む漏電電流

Ioff-float 機能を備えた TXV0108-Q1 を使えば、不適切な電源シーケンスによる突入電流を防止できます。どちらかの電源ピンが 0V または 100mV を下回ると、両方のピンが 100mV を超えるまで、I/O ピンは高インピーダンスになります。高インピーダンス状態では、突入電流が反対側に流れることを防止します。

TXV0108-Q1 電源の絶縁に TXV0108-Q1 を使用図 8-5 電源の絶縁に TXV0108-Q1 を使用

TXV0108-Q1 および電源絶縁の使用事例の詳細については、『イーサネット RGMII 通信の電源シーケンスの課題の解決』アプリケーション ノートを参照してください。