JAJSGJ4D
August 2018 – April 2021
UCC21530-Q1
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成と機能
ピン機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電力定格
6.6
絶縁仕様
6.7
安全関連認証
6.8
安全限界値
6.9
電気的特性
6.10
スイッチング特性
6.11
絶縁特性曲線
6.12
代表的特性
7
パラメータ測定情報
7.1
伝搬遅延とパルス幅歪み
7.2
立ち上がりおよび立ち下がり時間
7.3
入力とイネーブルの応答時間
7.4
プログラム可能なデッド・タイム
7.5
電源オン時の出力の UVLO 遅延
7.6
CMTI テスト
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
VDD、VCCI、低電圧誤動作防止 (UVLO)
8.3.2
入力および出力論理表
8.3.3
入力段
8.3.4
出力段
8.3.5
UCC21530-Q1 のダイオード構造
8.4
デバイスの機能モード
8.4.1
イネーブル・ピン
8.4.2
プログラマブル・デッド・タイム (DT) ピン
8.4.2.1
VCC に接続された DT ピン
8.4.2.2
DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
INA/INB 入力フィルタの設計
9.2.2.2
デッド・タイム抵抗およびコンデンサの選択
9.2.2.3
ゲート・ドライバの出力抵抗
9.2.2.4
ゲート・ドライバの電力損失の推定
9.2.2.5
接合部温度の推定
9.2.2.6
VCCI、VDDA/B コンデンサの選択
9.2.2.6.1
VCCI コンデンサの選択
9.2.2.7
他のアプリケーション回路の例
9.2.3
アプリケーション曲線
電源に関する推奨事項
9
レイアウト
9.1
レイアウトのガイドライン
9.1.1
部品の配置に関する注意事項
9.1.2
接地に関する注意事項
9.1.3
高電圧に関する注意事項
9.1.4
熱に関する注意事項
9.2
レイアウト例
10
デバイスおよびドキュメントのサポート
10.1
ドキュメントのサポート
10.1.1
関連資料
10.2
ドキュメントの更新通知を受け取る方法
10.3
コミュニティ・リソース
10.4
商標
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DWK|14
MPCS001
サーマルパッド・メカニカル・データ
発注情報
jajsgj4d_oa
1
特長
次の測定結果により AEC-Q100 認定済み:
デバイス温度グレード 1
デバイス HBM ESD 分類レベル H2
デバイス CDM ESD 分類レベル C6
機能安全品質管理
機能安全システムの設計に役立つ資料を利用可能
汎用:デュアル・ローサイド、デュアル・ハイサイド、またはハーフ・ブリッジ・ドライバ
幅広の SOIC-14 (DWK) パッケージ
ドライバ・チャネルの間隔 3.3mm
スイッチング・パラメータ:
19ns (標準値) の伝搬遅延
最小パルス幅:10ns
最大遅延マッチング:5ns
最大パルス幅歪み:6ns
100V/ns を超える同相過渡耐性 (CMTI)
絶縁バリアの寿命:40 年超
ピーク・ソース 4A、ピーク・シンク 6A の出力
TTL および CMOS 互換の入力
3V~18V の入力 VCCI 範囲
最大 25V の VDD 出力駆動電源
8V および 12V の VDD UVLO オプション
オーバーラップおよびデッドタイムをプログラミング可能
5ns 未満の入力パルスと過渡ノイズを除去
動作温度範囲: -40℃~+125℃
安全関連認証:
DIN V VDE V 0884-11:2017-01 に準拠した絶縁耐圧:8000V
PK
UL 1577 に準拠した絶縁耐圧:5.7kV
RMS
(1 分間)
IEC 60950-1、IEC 62368-1、IEC 61010-1、IEC 60601-1 最終製品規格による CSA 認証
GB4943.1-2011 による CQC 認証