JAJSGJ4F August   2018  – September 2024 UCC21530-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格 (車載用)
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド タイム
    5. 6.5 電源オン時の出力の UVLO 遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21530-Q1 のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル ピン
      2. 7.4.2 プログラマブル デッド タイム (DT) ピン
        1. 7.4.2.1 VCC に接続された DT ピン
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 8.2.2.3 ゲート ドライバの出力抵抗
        4. 8.2.2.4 ゲート ドライバの電力損失の推定
        5. 8.2.2.5 推定接合部温度
        6. 8.2.2.6 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.6.1 VCCI コンデンサの選択
        7. 8.2.2.7 他のアプリケーション回路の例
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 部品の配置に関する注意事項
      2. 10.1.2 接地に関する注意事項
      3. 10.1.3 高電圧に関する注意事項
      4. 10.1.4 熱に関する注意事項
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
サーマルパッド・メカニカル・データ
発注情報

3 概要

UCC21530-Q1 は絶縁されたデュアル チャネルのゲート ドライバで、ピーク電流はソース 4A、シンク 6A です。IGBT、Si MOSFET、SiC MOSFET を最大 5MHz で駆動するように設計されています。

入力側は、5.7kVRMS の強化絶縁バリアによって 2 つの出力ドライバと分離されており、同相過渡耐性 (CMTI) は 125V/ns 以上です。2 つの 2 次側ドライバ間は、内部的に機能絶縁されているため、1850V までの電圧で動作します。

このデバイスは 2 つのローサイド ドライバ、2 つのハイサイド ドライバ、またはデッド タイム (DT) をプログラム可能な 1 つのハーフブリッジ ドライバとして構成可能です。EN ピンが Low になると、両方の出力が同時にシャットダウンされ、オープンまたは High のときは通常動作します。フェイルセーフ手法として、1 次側のロジック障害が発生すると、両方の出力が強制的に Low になります。

このデバイスは、最大 25V の VDD 電源電圧に対応できます。VCCI 入力範囲が 3V～18V と広いため、このドライバはアナログとデジタル両方のコントローラとの接続に適しています。すべての電源電圧ピンには、低電圧誤動作防止 (UVLO) 保護機能が搭載されています。

製品情報
部品番号パッケージ (1)本体サイズ (公称)
UCC21530-Q1 DWK (SOIC 14) 10.30mm × 7.50mm
UCC21530B-Q1 DWK (SOIC 14) 10.30mm × 7.50mm
UCC21530D-Q1 DWK (SOIC 14) 10.30mm × 7.50mm
(1) 供給されているすべてのパッケージについては、セクション 13 を参照してください。
UCC21530-Q1 機能ブロック図機能ブロック図