JAJSGJ4F August   2018  – September 2024 UCC21530-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格 (車載用)
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  タイミング要件
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
    12. 5.12 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド タイム
    5. 6.5 電源オン時の出力の UVLO 遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21530-Q1 のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル ピン
      2. 7.4.2 プログラマブル デッド タイム (DT) ピン
        1. 7.4.2.1 VCC に接続された DT ピン
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 8.2.2.3 ゲート ドライバの出力抵抗
        4. 8.2.2.4 ゲート ドライバの電力損失の推定
        5. 8.2.2.5 推定接合部温度
        6. 8.2.2.6 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.6.1 VCCI コンデンサの選択
        7. 8.2.2.7 他のアプリケーション回路の例
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
      1. 10.1.1 部品の配置に関する注意事項
      2. 10.1.2 接地に関する注意事項
      3. 10.1.3 高電圧に関する注意事項
      4. 10.1.4 熱に関する注意事項
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 ドキュメントの更新通知を受け取る方法
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
サーマルパッド・メカニカル・データ
発注情報

5.10 スイッチング特性

VVCCI = 3.3V または 5V、0.1µF のコンデンサを VCCI と GND の間に接続、VVDDA = VVDDB = 15V (8V および 12V UVLO バリアント) または 20V (17V UVLO バリアント)、1µF のコンデンサを VDDA/VDDB と VSSA/VSSB の間に接続、負荷容量 COUT = 0pF、TJ = –40℃～+150℃ (特に記述のない限り推奨条件に対し)
パラメータ テスト条件 最小値 標準値 最大値 単位
tRISE 出力立ち上がり時間、測定ポイント 20%～80% COUT = 1.8nF 6 16 ns
tFALL 出力立ち下がり時間、測定ポイント 90%～10% COUT = 1.8nF 7 12 ns
tPWmin 最小パルス幅 最小値未満で出力オフ、COUT = 0pF 20 ns
tPDHL INx から OUTx の立ち下がりエッジまでの伝搬遅延 26 33 45 ns
tPDLH INx から OUTx 立ち上がりエッジまでの伝搬遅延 26 33 45 ns
tPWD  パルス幅歪み |tPDLH - tPDHL| 6 ns
tDM デュアル チャネル ドライバの伝搬遅延マッチング 入力パルス幅 = 100ns、500kHz、TJ = -40℃～-10℃
|tPDLHA - tPDLHB|、|tPDHLA - tPDHLB|		 6.5 ns
入力パルス幅 = 100ns、500kHz、TJ = -10℃～+150℃
|tPDLHA - tPDLHB|、|tPDHLA - tPDHLB|		 5 ns
tVCCI+ から OUT まで VCCI 電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで INA または INB を VCCI に接続 50 μs
tVDD+ から OUT まで VDDA. VDDB 電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで INA または INB を VCCI に接続 10 μs
|CMH| HIGH レベルの同相過渡耐性 (セクション 6.6 を参照) GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V 125 V/ns
|CML| LOW レベルの同相過渡耐性 (セクション 6.6 を参照) GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V 125 V/ns