JAJSG66E September   2018  – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
    1. 5.1 ピン構成および機能
    2. 5.2 UCC21542 のピンの機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全限界値
    8. 6.8  電気的特性
    9. 6.9  スイッチング特性
    10. 6.10 絶縁特性曲線
    11. 6.11 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 最小パルス
    2. 7.2 伝搬遅延とパルス幅歪み
    3. 7.3 立ち上がりおよび立ち下がり時間
    4. 7.4 入力とディスエーブルの応答時間
    5. 7.5 プログラム可能なデッド タイム
    6. 7.6 電源オン時の出力の UVLO 遅延
    7. 7.7 CMTI テスト
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC2154x のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ディセーブル ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 DT ピンを VCCI に接続
        2. 8.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 INA/INB 入力フィルタの設計
        2. 9.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 9.2.2.3 外部ブートストラップ ダイオードとその直列抵抗の選択
        4. 9.2.2.4 ゲート・ドライバの出力抵抗
        5. 9.2.2.5 ゲート - ソース間抵抗の選択
        6. 9.2.2.6 ゲート ドライバの電力損失の推定
        7. 9.2.2.7 接合部温度の推定
        8. 9.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 9.2.2.8.1 VCCI コンデンサの選択
          2. 9.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 9.2.2.8.3 VDDB コンデンサの選択
        9. 9.2.2.9 出力段の負バイアスを使う応用回路
      3. 9.2.3 アプリケーション曲線
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 部品の配置に関する注意事項
      2. 11.1.2 接地に関する注意事項
      3. 11.1.3 高電圧に関する注意事項
      4. 11.1.4 熱に関する注意事項
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 サード・パーティ製品に関する免責事項
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 ドキュメントの更新通知を受け取る方法
    4. 12.4 サポート・リソース
    5. 12.5 商標
    6. 12.6 静電気放電に関する注意事項
    7. 12.7 用語集
  14. 13改訂履歴
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
  • DW|16
サーマルパッド・メカニカル・データ
発注情報

6.8 電気的特性

VVCCI = 3.3V または 5.0V、VCCI から GND に 0.1µF のコンデンサを接続、VDDA/B から VSSA/B に 1µF のコンデンサを接続、VVDDA = VVDDB = 15V、VDDA および VDDB から VSSA および VSSB に 1µF のコンデンサを接続、DT ピンを VCCI に接続、CL = 0pF、TA = -40℃～+125℃ (特に記述のない限り)(1)(2)。
パラメータ テスト条件 最小値 標準値 最大値 単位
供給電流
IVCCI VCCI 静止電流 VINA = 0V、VINB = 0V 1.5 2.0 mA
IVDDA、IVDDB VDDA と VDDB の静止電流 VINA = 0V、VINB = 0V 1.0 2.5 mA
IVCCI VCCI 動作電流 チャネルあたりの電流 (f = 500kHz、50% デューティ サイクル) 3.0 3.5 mA
IVDDA、IVDDB VDDA と VDDB の動作電流 チャネルあたりの電流 (f = 500kHz、50% デューティ サイクル)、CL = 100pF 2.5 4.2 mA
VCC 電源電圧の低電圧スレッショルド
VVCCI_ON UVLO 立ち上がりスレッショルド 2.55 2.7 2.85 V
VVCCI_OFF UVLO 立ち下がりスレッショルド 2.35 2.5 2.65 V
VVCCI_HYS UVLO スレッショルドのヒステリシス 0.2 V
UCC21540A、UCC21542A の VDD 電源電圧の低電圧スレッショルド (5V UVLO)
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 5.7 6.0 6.3 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 5.4 5.7 6.0 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 0.3 V
UCC21540、UCC21541、UCC21542 の VDD 電源電圧の低電圧スレッショルド (8V UVLO)
VVDDA_ON、VVDDB_ON UVLO 立ち上がりスレッショルド 7.7 8.5 8.9 V
VVDDA_OFF、VVDDB_OFF UVLO 立ち下がりスレッショルド 7.2 7.9 8.4 V
VVDDA_HYS、VVDDB_HYS UVLO スレッショルドのヒステリシス 0.6 V
INA、INB、DISABLE
VINAH、VINBH、VDISH 入力 High スレッショルド電圧 1.2 1.8 2 V
VINAL、VINBL、VDISL 入力 Low スレッショルド電圧 0.8 1 1.2 V
VINA_HYS、VINB_HYS、VDIS_HYS 入力スレッショルドのヒステリシス 0.8 V
出力
IOA+、IOB+ UCC21540/A、UCC21542/A の
ピーク出力ソース電流		 CVDD = 10µF、CLOAD = 0.18µF、f = 1kHz、ベンチ測定 4 A
UCC21541 の
ピーク出力ソース電流		 1 1.5
IOA-、IOB- UCC21540/A、UCC21542/A の
ピーク出力シンク電流		 6 A
UCC21541 の
ピーク出力シンク電流		 1.5 2.5
ROHA、ROHB UCC21540/A、UCC21541、UCC21542/A の
HIGH 状態の出力抵抗		 IOUT = –10mA、ROHA、ROHB は、駆動プルアップ性能を表すものではありません。詳細については、セクション 6.9 とセクション 8.3.4 の tRISE を参照してください。 5 Ω
ROLA、ROLB UCC21540/A、UCC21542/A の LOW 状態の出力抵抗 IOUT = 10mA 0.55 Ω
UCC21541 の LOW 状態の出力抵抗 1.3 2.6
VOHA、VOHB High 状態の出力電圧 VVDDA、VVDDB = 15V、IOUT = -10mA 14.95 V
VOLA、VOLB UCC21540/A、UCC21542/A の LOW 状態の出力電圧 VVDDA、VVDDB = 15V、IOUT = 10mA 5.5 mV
UCC21541 の LOW 状態の出力電圧 13 26
VOAPDA、VOAPDB ドライバ出力 (VOUTA、VOUTB) のアクティブ プルダウン VVDDA と VVDDB は未給電、IOUTA、IOUTB = 200mA 1.6 2 V
デッド タイムとオーバーラップの設定
デッド タイム、DT UCC21542/A DT 回路は内部で無効化 オーバーラップは INA、INB によって決定
UCC21540/A、UCC21541 DT ピンを VCCI に接続 オーバーラップは INA、INB によって決定 -
RDT = 10kΩ 80 100 120 ns
RDT = 20kΩ 160 200 240
RDT = 50kΩ 400 500 600
(1) テスト条件での電流の方向は、そのピンに入る方向が正、そのピンから出る方向が負と定義されています (特に記述のない限り)。
(2) 標準値のみが記載されたパラメータは、参照用にのみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。