JAJSG66E September   2018  – November 2024 UCC21540 , UCC21540A , UCC21541 , UCC21542

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
    1. 5.1 ピン構成および機能
    2. 5.2 UCC21542 のピンの機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全限界値
    8. 6.8  電気的特性
    9. 6.9  スイッチング特性
    10. 6.10 絶縁特性曲線
    11. 6.11 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 最小パルス
    2. 7.2 伝搬遅延とパルス幅歪み
    3. 7.3 立ち上がりおよび立ち下がり時間
    4. 7.4 入力とディスエーブルの応答時間
    5. 7.5 プログラム可能なデッド タイム
    6. 7.6 電源オン時の出力の UVLO 遅延
    7. 7.7 CMTI テスト
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC2154x のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ディセーブル ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 DT ピンを VCCI に接続
        2. 8.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 INA/INB 入力フィルタの設計
        2. 9.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 9.2.2.3 外部ブートストラップ ダイオードとその直列抵抗の選択
        4. 9.2.2.4 ゲート・ドライバの出力抵抗
        5. 9.2.2.5 ゲート - ソース間抵抗の選択
        6. 9.2.2.6 ゲート ドライバの電力損失の推定
        7. 9.2.2.7 接合部温度の推定
        8. 9.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 9.2.2.8.1 VCCI コンデンサの選択
          2. 9.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 9.2.2.8.3 VDDB コンデンサの選択
        9. 9.2.2.9 出力段の負バイアスを使う応用回路
      3. 9.2.3 アプリケーション曲線
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 部品の配置に関する注意事項
      2. 11.1.2 接地に関する注意事項
      3. 11.1.3 高電圧に関する注意事項
      4. 11.1.4 熱に関する注意事項
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 サード・パーティ製品に関する免責事項
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 ドキュメントの更新通知を受け取る方法
    4. 12.4 サポート・リソース
    5. 12.5 商標
    6. 12.6 静電気放電に関する注意事項
    7. 12.7 用語集
  14. 13改訂履歴
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DW|16
サーマルパッド・メカニカル・データ
発注情報

6.9 スイッチング特性

VVCCI = 3.3V または 5.5V、0.1µF のコンデンサを VCCI から GND に接続、VVDDA = VVDDB = 15V、1µF のコンデンサを VDDA/VDDB と VSSB の間に接続、負荷容量 COUT = 0pF、TJ = -40℃～+125℃ (特に記述のない限り)(1)。
パラメータテスト条件最小値標準値最大値単位
tRISE UCC21540/A、UCC21542/A の出力立ち上がり時間
(図 7-4 を参照。)		 CVDD = 10µF、COUT = 1.8nF、
VVDDA = VVDDB = 12V、f = 1kHz		 5 16 ns
UCC21541 の出力立ち上がり時間
(図 7-4 を参照。)		 8 20
tFALL UCC21540/A、UCC21542/A の出力立ち下がり時間
(図 7-4 を参照。)		 CVDD = 10µF、COUT = 1.8nF、
VVDDA = VVDDB = 12V、f = 1kHz		 6 12 ns
UCC21541 の出力立ち下がり時間
(図 7-4 を参照。)		 9 15
tPWmin 出力に到達する最小入力パルス幅
(図 7-1 と図 7-2 を参照。)		 入力信号が tPWmin より短い場合、出力は状態を変化させません。 20 ns
tPDHL 立ち下がりエッジでの伝搬遅延
(図 7-3 を参照。)		 INx の HIGH スレッショルド (VINH) から出力の 10% まで 26 33 45 ns
tPDLH 立ち上がりエッジでの伝搬遅延
(図 7-3 を参照。)		 INx の LOW スレッショルド (VINL) から出力の 90% まで 26 33 45 ns
tPWD UCC21540/A、UCC21542/A のパルス幅歪み |tPDLHA – tPDHLA|、|tPDLHB– tPDHLB|
(図 7-3 を参照。)		 6 ns
UCC21541 のパルス幅歪み 6.5 ns
tDM 伝播遅延のマッチング、
|tPDLHA – tPDLHB|、|tPDHLA – tPDHLB|
(図 7-3 を参照。)		 ‌入力パルス幅 = 100ns、500kHz、TJ = -40℃～-10℃ 6.5 ns
‌入力パルス幅 = 100ns、500kHz、TJ = -10℃～+150℃ 5 ns
tVCCI+ to OUT VCCI 電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-7 を参照。)		 INA または INB を VCCI に接続 50 μs
tVDD+ to OUT VDDA、VDDB の電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-8 を参照。)		 INA または INB を VCCI に接続 10
|CMH| High レベルの同相過渡耐性
(セクション 7.7 を参照。)		 GND 対 VSSA/B のスルーレート、INA と INB の両方を VCCI に接続、VCM = 1000V 125 V/ns
|CML| Low レベルの同相過渡耐性
(セクション 7.7 を参照。)		 GND 対 VSSA/B のスルーレート、INA と INB の両方を GND に接続、VCM = 1000V 125
(1) 標準値のみが記載されたパラメータは、参照用にのみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。