JAJSNW6E December 2022 – January 2024 UCC21551-Q1
PRODUCTION DATA
UCC21551x-Q1 は、両方の出力の VDD ピンと VSS ピンの間の電源回路ブロックに、低電圧誤動作防止 (UVLO) 機能が内蔵されています。VDD バイアス電圧がデバイスの起動時に VVDD_ON より低い場合、または起動後に VVDD_OFF を下回った場合、入力ピン (INA および INB) の状態に関係なく、2 つの出力チャネルのうち VDD UVLO 機能をオンにした出力のみを Low に保持します (もう片方の出力チャネルには影響はありません)。
ドライバの出力段にバイアスが印加されていない場合、または UVLO 状態である場合、ドライバ出力の電圧上昇を制限するアクティブ・クランプ回路によってドライバ出力は Low に保持されます (図 7-1 を参照)。この条件では、下側の NMOS のゲートが RCLAMP でドライバ出力に接続される一方で、上側の PMOS はオフに保持されその抵抗は RHi-Z となります。この構成では、出力は下側の NMOS デバイスのスレッショルド電圧 (バイアス電力が存在しない場合は通常約 1.5V) に実質的にクランプされます。
VDD UVLO 保護機能はヒステリシス (VVDD_HYS) を備えています。このヒステリシスは、電源のグランド・ノイズが発生したときのチャタリングを防止します。このヒステリシスにより、本デバイスはバイアス電圧の小さな電圧降下を許容することもできます。このような電圧降下は、デバイスがスイッチングを開始し動作消費電流が急増した際によく発生します。
UCC21551x-Q1 の入力側にも低電圧誤動作防止 (UVLO) 機能が内蔵されています。デバイスは、起動時に電圧 VCCI が VVCCI_ON を超えるまでアクティブになりません。ピン電圧が VVCCI_OFF を下回ると、信号は送信されなくなります。また、確実に安定して動作するように、VDD の UVLO と同様にヒステリシス (VVCCI_HYS) が備わっています。
UCC21551x-Q1 のすべてのバージョンで、VDD は 30V、VCCI は 5.5V の絶対最大定格に耐えることができます。
条件 | 入力 | 出力 | ||
---|---|---|---|---|
INA | INB | OUTA | OUTB | |
デバイス起動中 VCCI-GND < VVCCI_ON | H | L | L | L |
デバイス起動中 VCCI-GND < VVCCI_ON | L | H | L | L |
デバイス起動中 VCCI-GND < VVCCI_ON | H | H | L | L |
デバイス起動中 VCCI-GND < VVCCI_ON | L | L | L | L |
デバイス起動後 VCCI-GND < VVCCI_OFF | H | L | L | L |
デバイス起動後 VCCI-GND < VVCCI_OFF | L | H | L | L |
デバイス起動後 VCCI-GND < VVCCI_OFF | H | H | L | L |
デバイス起動後 VCCI-GND < VVCCI_OFF | L | L | L | L |
条件 | 入力 | 出力 | ||
---|---|---|---|---|
INA | INB | OUTA | OUTB | |
デバイス起動中 VDD-VSS < VVDD_ON | H | L | L | L |
デバイス起動中 VDD-VSS < VVDD_ON | L | H | L | L |
デバイス起動中 VDD-VSS < VVDD_ON | H | H | L | L |
デバイス起動中 VDD-VSS < VVDD_ON | L | L | L | L |
デバイス起動後 VDD-VSS < VVDD_OFF | H | L | L | L |
デバイス起動後 VDD-VSS < VVDD_OFF | L | H | L | L |
デバイス起動後 VDD-VSS < VVDD_OFF | H | H | L | L |
デバイス起動後 VDD-VSS < VVDD_OFF | L | L | L | L |