7.4.3 Xコンデンサ放電

ダイオード・ブリッジ整流器のAC側でEMCフィルタに使用するXコンデンサは、一定時間内に合理的な電圧まで放電できる手段を備えていなければなりません。これは、メイン・コードのピンに電圧がいつまでも滞留しないようにするためです。

通常は、明示的な放電抵抗を容量と並列に入れることにより、このような放電経路が提供されますが、そうした場合、電源がACに接続されている限り、この抵抗によって固定した継続的な電力損失が生じるため、極めて低いスタンバイ消費電力を達成する上で大きな問題になりかねません。

容量100nFごとに、最大10MΩのブリーダ抵抗を並列に追加する必要があります。330nFという標準的な容量の標準的な60W～100W電源では、3MΩの放電抵抗が必要になります。公称230Vの高電圧では、これらの抵抗により17.63mWの継続的な電力損失が生じます。このため、スイッチ型放電パスを使用してXコンデンサを放電し、静的かつ継続的な電力損失を回避する別の方法を見つける必要があります。

Xコンデンサ放電に関しては、いくつかの規格があります。IEC60950およびIEC60065では放電時定数を1秒以内としており、IEC62368ではACプラグを抜いてから2秒後とし、Xコンデンサの残りの電圧は60V未満としています(容量300nF以上の場合)。UCC256304は、アクティブ放電方式の採用により、最大5µFのXコンデンサの高速放電をサポートしています。

各規格の要件を満たすには、AC切断事象を検出する必要があります。UCC256304では、HVピンによりACゼロクロスを監視して、AC切断を検出できます。ACが存在すれば、1つの入力サイクルでACゼロクロスが2回発生します。ACが切断されると、長時間にわたりゼロクロスは発生しません。Figure 44に整流AC波形を示します。この図では、最後のハーフACサイクルのピーク時にACが切断されています。実際には、1つのスイッチング動作のどの時点でも切断できます。

Figure 44. AC切断波形

ゼロクロスを確実に検出し、消費電力を削減するために、700msごとに階段テスト電流が生成されます。最も高いテスト電流設定で連続して4回ゼロクロスが検出されなければ、AC切断が確認され、IXCapDischarge電流源が有効になります。以下の波形は、階段電流波形を示しています。

Figure 45. Xコンデンサ放電における階段テスト電流

信頼性の高いACゼロクロス検知を実現するには、テスト電流が必要です。簡単にいうと、非常に軽い負荷では、ACブリッジ整流ダイオードの漏れ電流がゼロクロス検出に影響するからです。HVピンの追加テスト電流により、漏れ電流の問題を克服し、HVピンでACゼロクロスを確実に検出できるようになります。いずれのテスト電流段でもセロクロスが1回検出されれば、ACは切断されていないことになります。テスト電流は直ちに停止し、システムは700msの無テスト電流段に移行します。

Figure 46. さまざまな階段電流波形

Figure 46 にさまざまな階段電流波形を示します。最後の波形は、AC切断が検出され、Xコンデンサの放電が可能であることを示しています。350ms経過するまで、Xコンデンサの放電が可能です。ACゼロクロス機能はあらゆる動作モードで利用可能であり、いつでも利用できます。Figure 47にACゼロクロス検出とXコンデンサ放電のフローチャートを示します。

放電電流IXCapDischargeは、JFETをオンにすることで生じ、JFETのソース端子からGNDへの電流源を導通します。VCCに放電するのではなく、GNDに放電する理由は、VCCがVCCStartSwitchingに達するのを防ぐためです。ACプラグを抜いた直後にOVP事象が発生すると、VCCの電圧がVCCStartSwitchingにほぼ達してしまいます。

ラッチ状態では、JFETはすでにオンになり、VCCレギュレーション・ループのパス要素となっています。ＶＣＣとソース端子間はＪＦＥＴをかいして短路されています。JFETをVCCピンから切り離さずに、Xコンデンサ放電電流源がイネーブルになると、放電電流はまずVCC電圧を放電しなければならず、長時間にわたって大量の電流を流し続ける必要があります。この問題を回避するため、ラッチ状態では、まずJFETをVCCから切り離します。放電フェーズが終了したら、JFETとVCCの間を短絡状態に戻します。以下にラッチ状態におけるXコンデンサ放電の回路図と手順を示します。

Figure 47. AC ZCDとXコンデンサ放電のフローチャート