JAJSJI2D
July 2004 – October 2021
DAC5662
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configurations and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Resistance Characteristics
6.5
Electrical Characteristics
6.6
Electrical Characteristics
6.7
Electrical Characteristics, AC
6.8
Electrical Characteristics, DC
6.9
Switching Characteristics
6.10
Typical Characteristics
7
Parameter Measurement Information
7.1
Digital Inputs and Timing
7.1.1
Digital Inputs
7.1.2
Input Interfaces
7.1.3
Dual-Bus Data Interface and Timing
7.1.4
Single-Bus Interleaved Data Interface and Timing
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
DAC Transfer Function
8.3.1.1
Analog Outputs
8.3.2
Output Configurations
8.3.3
Differential With Transformer
8.3.4
Single-Ended Configuration
8.3.5
Reference Operation
8.3.5.1
Internal Reference
8.3.5.2
External Reference
8.3.6
Gain Setting Option
8.4
Device Functional Modes
8.4.1
Sleep Mode
9
Application and Implementation
9.1
Application Informmation
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.3
Application Curves
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
Device and Documentation Support
12.1
Documentation Support
12.1.1
Related Documentation
12.2
ドキュメントの更新通知を受け取る方法
12.3
サポート・リソース
12.4
Trademarks
12.5
静電気放電に関する注意事項
12.6
用語集
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
PFB|48
サーマルパッド・メカニカル・データ
発注情報
jajsji2d_oa
jajsji2d_pm
1
特長
12 ビットのデュアル伝送 DAC
更新速度:275MSPS
単電源:3V~3.6V
広い SFDR:85dBc (5MHz)
優れた IMD3 特性:78dBc (15.1MHz および 16.1MHz)
WCDMA ACLR:70dB (30.72MHz)
独立または単一抵抗によるゲイン制御
デュアル・データまたはインターリーブ・データ
1.2V のリファレンスを内蔵
低消費電力:330mW
パワーダウン・モード:15mW
パッケージ:48 ピン TQFP