JAJSDB3 June   2017 LF298-MIL

PRODUCTION DATA.  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 Recommended Operating Conditions
    3. 6.3 Thermal Information
    4. 6.4 Electrical Characteristics
    5. 6.5 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 TTL and CMOS 3 V ≤ VLOGIC (Hi State) ≤ 7 V
    2. 7.2 CMOS 7 V ≤ VLOGIC (Hi State) ≤ 15 V
    3. 7.3 Operational Amplifier Drive
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Hold Capacitor
      2. 9.1.2 DC and AC Zeroing
      3. 9.1.3 Logic Rise Time
      4. 9.1.4 Sampling Dynamic Signals
      5. 9.1.5 Digital Feedthrough
    2. 9.2 Typical Applications
      1. 9.2.1  X1000 Sample and Hold
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curves
      2. 9.2.2  Sample and Difference Circuit
      3. 9.2.3  Ramp Generator With Variable Reset Level
      4. 9.2.4  Integrator With Programmable Reset Level
      5. 9.2.5  Output Holds at Average of Sampled Input
      6. 9.2.6  Increased Slew Current
      7. 9.2.7  Reset Stabilized Amplifier
      8. 9.2.8  Fast Acquisition, Low Droop Sample and Hold
      9. 9.2.9  Synchronous Correlator for Recovering Signals Below Noise Level
      10. 9.2.10 2-Channel Switch
      11. 9.2.11 DC and AC Zeroing
      12. 9.2.12 Staircase Generator
      13. 9.2.13 Differential Hold
      14. 9.2.14 Capacitor Hysteresis Compensation
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 デバイス・サポート
      1. 12.1.1 デバイスの項目表記
    2. 12.2 ドキュメントの更新通知を受け取る方法
    3. 12.3 コミュニティ・リソース
    4. 12.4 商標
    5. 12.5 静電気放電に関する注意事項
    6. 12.6 Glossary
  13. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

1 特長

  • ±5V～±18V電源で動作
  • アクイジション時間10μs未満
  • 論理入力がTTL、PMOS、CMOS互換
  • Ch = 0.01µFにおいて標準ホールド・ステップ0.5mV
  • 低入力オフセット
  • 0.002%のゲイン精度
  • ホールド・モードでの低い出力ノイズ
  • ホールド・モード中に入力特性の変化なし
  • サンプルまたはホールドでの高い電源除去率
  • 広帯域幅
  • 航空宇宙用認定、JM38510

2 アプリケーション

  • リセット・レベル可変のランプ・ジェネレータ
  • リセット・レベルをプログラム可能なインテグレータ
  • 同期整流相関器
  • 2チャネルのスイッチ
  • DCおよびACのゼロ設定
  • 階段波ジェネレータ

3 概要

LF298-MILデバイスはモノリシックなサンプル・アンド・ホールド回路で、BI-FETテクノロジを使用して非常に高いDC精度、信号の高速なアクイジション、低いドループ率を実現しています。ユニティ・ゲインのフォロワとして動作し、DCゲイン精度は標準0.002%、アクイジション時間は0.01%までで約6µsです。バイポーラ入力段を使用して、低いオフセット電圧と広い帯域幅を実現します。入力オフセットの調整は単一のピンで行われ、入力オフセットのドリフト係数は劣化しません。広い帯域幅から、LF298-MILは1MHzのオペアンプのフィードバック・ループに含めることができ、安定性の問題も発生しません。入力インピーダンスが1010Ωであるため、ソースのインピーダンスが高くても精度が低下しません。

Pチャネル接合FETを出力アンプのバイポーラ・デバイスと組み合わせることで、1µFのホールド・コンデンサにより最低5mV/分のドループ率が得られます。JFETのノイズは、従来の設計に使用されるMOSデバイスよりもはるかに低く、高温でも不安定になりません。全体の設計から、電源電圧に等しい入力信号についても、ホールド・モードで入力から出力へのフィードスルーが発生しないことが保証されます。

LF298-MILの論理入力は完全差動で入力電流が小さいため、TTL、PMOS、CMOSへ直接接続できます。差動スレッショルドは1.4Vです。LF298-MILは±5V～±18V電源で動作します。

より厳格な電気的仕様を持つAバージョンも利用できます。

製品情報(1)

型番 パッケージ 本体サイズ(公称)
LF298-MIL SOIC (14) 8.65mm×3.91mm
TO-99 (8) 9.08mm×9.08mm
  1. 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。

代表的な接続

LF298-MIL typ_connection_snosbi3.gif

アクイジション時間

LF298-MIL acquisition_time_snosbi3_a.gif