In dieser Simulation wird das PWM-Eingangssignal auf 10 kHz, 15 % Tastverhältnis, Rechteckwellenform eingestellt. Andere Bedingungen werden auf eine gängige Anwendungssituation festgelegt. Abbildung 4-2 ist ein Simulationsergebnis auf einem DESAT-Schutzfall.

Im statischen Zustand ist der PWM-Eingang niedrig, daher ist der NAND-Gate-Ausgang hoch. UCC23513 hat keinen Eingangsstrom, daher ist der Ausgang am GATE ebenfalls niedrig. Somit wird die Eingangsspannung von VCIN des isolierten Komparators AMC23C11 auf Null gezogen, der Ausgang und der nDESAT-Wert werden auf High gezogen.

Wenn das PWM-Eingangssignal zu High geht, wechselt der Ausgang des NAND-Gates auf Low, solange der nDESAT-Wert noch bei High ist. Der UCC23513 erhält dann den Eingangsstrom und die Ausgänge auf dem GATE hoch. Danach schaltet sich das IGBT U4 ein und V_CE fällt auf V_CE(SAT). Ein Messstrom fließt vom GATE über R10, R12 und D1 zum Kollektor des IGBT U4 und sorgt dafür, dass die Spannung von VT1 Knoten der tatsächlichen Spannung von IGBT V_CE folgt, und die VCIN-Spannung der Spannung von VT1 durch den Widerstandsteiler von R13 und R14 folgt. Falls die VCIN den Schwellenwert von VREF nicht erreicht, bleiben der Ausgang des Komparators OUT und der gefilterte Ausgang nDESAT auf High.

Abbildung 4-2 Simulationsergebnis von DESAT ausgelöst

Bei einem durch DESAT ausgelösten Prozess (siehe obige Abbildung) steigt die GATE-Spannung des IGBT (rote Kurve im oberen Diagramm) kurz nach dem Ansteigen des PWM-Eingangssignals (grüne Kurve im unteren Diagramm), außerdem steigt die Sensorspannung V_CE VT1 (grüne Kurve im oberen Diagramm) des IGBT ebenfalls an. Die Eingangs-VCIN des Komparators (die grüne Kurve in der mittleren Kurve) beginnt dann anzusteigen, um der VT1-Spannung proportional zu folgen.

Dann beginnt der V_CE (blaue Kurve im oberen Diagramm) des IGBT zu fallen. Wenn V_CE unter die GATE-Spannung abfällt, beginnt die VT1-Spannung dem V_CE zu folgen.

Bevor die VCIN den von der VREF (der roten Linie in der mittleren Kurve) festgelegten Schwellenwert von 1,5 V erreicht, bleibt der Ausgang des Komparators (der blauen Kurve im unteren Diagramm) auf High. Sobald VCIN den Triggerpegel erreicht, wird der AUSGANG des Komparators mit einer internen Ausbreitungsverzögerung von typischerweise 240 ns auf Low gezogen. Auch die gefilterte Ausgabe von nDESAT (die rote Kurve im unteren Diagramm) beginnt zu fallen.

Als Eingang für NAND-Gate U3 wird der Eingangsstrom von Gate-Treiber U1 abgeschaltet und das Ausgangs-GATE heruntergezogen, sobald der nDESAT den negativ gehenden Schwellenwert von U3 auslöst. So wird auch der IGBT ausgeschaltet und die V_CE wird bald steigen. Bei diesem Vorgang handelt es sich um den DESAT-Schutz des Schaltkreises.

Wenn das GATE nach unten gezogen wird, wird auch die VT1 nach unten gezogen und die VCIN beginnt zu fallen. Wenn die VCIN unter den Schwellenwert des Komparatoreingangs abfällt, steigt der AUSGANG wieder an. Dies ist bei AMC23C14 der Fall.

Der AMC23C11 verhält sich genau wie der oben beschriebene Prozess, wenn Pin 7, der LATCH-Eingang, an Low gebunden ist. Wenn der LATCH-Pin auf High gezogen wird, wird die Ausgangsspannung am AUSGANGS-Pin des Komparators verriegelt bis der LATCH-Pin für mindestens 4 μs auf Low gezogen wird, um den Latch-Zustand zu lösen.