JAJA553B February   2018  – September 2024 OPA376 , TLV9002

 

  1.   1
  2.   2
  3.   商標
  4.   改訂履歴

設計目標

入力 出力 電源
fMin f0dB fMax VoMin VoMax Vcc Vee
100 Hz 1 kHz 100 kHz -2.45V 2.45V 2.5V -2.5V

設計の説明

この積分回路は入力信号を、回路の時定数とアンプの帯域幅に基づいた周波数範囲にわたって積分して出力します。入力信号は反転入力に印加されるため、出力は入力信号の極性に対して反転されます。理想的な積分回路は、入力オフセット電圧の極性に応じて、電源レールへと飽和します。安定した DC 動作ポイントを確保提供するには、帰還抵抗 R2 を追加する必要があります。この帰還抵抗により、積分機能が実行される周波数範囲の下限が決まります。この回路は、DC帰還パスを提供する、より大きな帰還/サーボ ループの一部として最も一般的に使用され、帰還抵抗を不要にします。

デザイン ノート

  1. 実用的な範囲で、できるだけ大きな値の帰還抵抗を使用します。
  2. 入力バイアス電流からの誤差を最小化するよう、CMOSオペアンプを選択します。
  3. アンプのゲイン帯域幅積(GBP)は、積分機能の周波数範囲の上限を設定します。積分機能の有効性は一般に、アンプの帯域幅から約1桁離れた周波数から低下し始めます。
  4. 入力オフセット電圧をキャンセルするため、オペアンプの非反転入力に可変の基準電圧を接続する必要があります。そうしないと、大きなDCノイズ ゲインによって回路が飽和します。オペアンプのオフセット電圧が非常に低い場合には、必要ありません。

設計手順

理想的な回路の伝達関数を次に示します。

V out   =   - 1 R 1 × C 1 0 t V in ( t ) d t
  1. R1 を標準値に設定します。
    R 1 = 100
  2. ユニティ ゲイン積分周波数を設定するための C1 を計算します。
    C 1 = 1 2 × π × R 1 × f 0 dB =   1 2 × π × 100 × 1   kHz = 1 . 59 nF
  3. 低域カットオフ周波数が、最低動作周波数より 1 桁小さい値に設定されるよう、R2 を計算します。
    R 2 10 2 × π × C 1 × f Min   10 2 × π × 1 . 59 nF × 10 Hz 100
  4. 目的の最大動作周波数と比べて、最低10倍のゲイン帯域幅を持つアンプを選択します。
GBP 10 × f Max 10 × 100 kHz 1   MHz

設計シミュレーション

AC シミュレーション結果

過渡シミュレーション結果

1kHz の正弦波入力から、1kHz の余弦出力が生成されます。

1kHz の三角波入力から、1kHz の正弦波出力が生成されます。

1kHz の方形波入力から、1kHz の三角波出力が生成されます。

設計の参照資料

テキサス・インスツルメンツ、『積分器回路のシミュレーション』、SBOC496 ツール

テキサス・インスツルメンツ、『DC 除去機能付き計測アンプ』、TIPD191 リファレンス デザイン

設計に使用されているオペアンプ

TLV9002
Vcc 1.8V~5.5V
VinCM レール ツー レール
Vout レール ツー レール
Vos 0.4 mV
Iq 0.06mA
Ib 5pA
UGBW 1 MHz
SR 2V/µs
チャネル数 1、2、4
TLV9002

設計の代替オペアンプ

OPA376
Vcc 2.2V~5.5V
VinCM (Vee-0.1V)~(Vcc-1.3V)
Vout レール ツー レール
Vos 0.005 mV
Iq 0.76mA
Ib 0.2pA
UGBW 5.5 MHz
SR 2V/µs
チャネル数 1、2、4
OPA376