設計の説明

この設計は、ユニポーラのシングルエンド信号をユニポーラの完全差動信号に変換して、差動 ADC を駆動する方法を示しています (信号タイプの詳細については、TI Precision Labs のトレーニング『SAR ADC の入力タイプ』を参照してください)。シングルエンド デバイスに比べて、完全差動ADCではダイナミック レンジが2倍になるため、コンバータのAC性能が向上します。ソナー受信機、流量計、モーター制御といった多くの一般的なシステムに、高性能差動 ADC は適しています。本書の「部品選定」の式と説明は、各システムの仕様や要求に応じてカスタマイズできます。バイポーラ入力を使用する類似設計の詳細については、クックブックの『オペアンプと FDA を使用したバイポーラ信号用のシングルエンドから差動への変換回路』を参照してください。

仕様

デザイン ノート

1. 高スループット(2.5Msps)、小型(2.25mm²)、待ち時間が少ない(逐次比較レジスタ(SAR)アーキテクチャ)という理由で、ADS7057を選定しました。
2. 同相、出力振幅、線形開ループ ゲインの仕様に基づいて、完全差動アンプ(ADCドライバ)の線形範囲を特定します。これについては「部品選定」で述べます。
3. 同相、出力振幅、線形開ループ ゲインの仕様に基づいて、オペアンプ(信号コンディショニング)の線形範囲を特定します。これについては「部品選定」で述べます。
4. 歪みを最小限に抑えるために、C_filt には COG (NPO) コンデンサを選定します。
5. 最高水準の性能を得るには、0.1% 20ppm/℃以下の薄膜抵抗を使用して歪みを最小限に抑えます。
6. TI プレシジョン ラボ - ADC トレーニング ビデオ シリーズでは、電荷バケツ回路の R_filtx と C_filt を選択する方法について解説しています。これらの部品の値はアンプの帯域幅、データ コンバータのサンプリング レート、データ コンバータの設計に依存します。ここに示す値は、この例のアンプとデータ コンバータで適切なセトリングとAC性能を実現します。設計を変更する場合は、別のRCフィルタを選定する必要があります。最良のセトリングと AC 性能を実現する RC フィルタの選定方法については、『SAR ADC フロント エンド コンポーネント選定の概要』を参照してください。

部品選定

1. ADC を駆動できる完全差動アンプを選定します。
   THS4551 – 低ノイズ、高精度、150MHz、完全差動アンプ
   • 広い入力同相電圧範囲
     
   • 線形出力 (要件：各出力で 0V～3.3V)
     
2. 広帯域オペアンプを選定します。
   OPA320 – 高精度、ゼロ クロスオーバー、20MHz、RRIO、オペアンプ
   • ゲイン帯域幅積: 12.5MHz超(サンプリング レートの5倍超)
   • 入力同相電圧 (要件：0～3.3V)：
     
   • 線形出力
     
   • 複合ワーストケース条件での線形範囲(OPA320とともに使用する電源から計算)
     
   注:

   オペアンプは、ADCとサンプリング コンデンサの接続/切断時に生じる電荷キックバックからセンサを保護するために使用します。センサの出力インピーダンスが高ければ、このアンプは不要になります。センサが負レールで動作しているという前提に基づき、OPA320 と THS4551 にはいずれも負レールを使用します。これによって、フル スケール入力範囲が得られ、ADC で最高の性能を実現できます。

   
   
3. R_fx と R_gx を選定します。
   • R_fx と R_gx の組み合わせにより、システムのゲインを設定します。0V～3.3Vの入力電圧範囲と±3.3VのADC全入力電圧範囲により、このシステムではゲインを2としました。
   • 希望ゲインを実現し、帰還回路を流れる電流を制限して、システムの消費電力を最小限に抑えるために、R_fx＝ 2k、R_gx＝ 1k という値を選定しました。
4. R_sx を選定します。
   • 出力インピーダンスを平坦にしてシステムの安定性を高めるために、アンプの出力に小さい抵抗(この場合は10Ω)を接続することが重要です。
5. 250kHz 入力信号のセトリングと 2.5Msps のサンプル レートを実現する R_filtx と C_filt の値を選定します。
   • TI Precision Labs のビデオ『R_filt と C_filt の値の調整』では、R_filt と C_filt の選定方法について説明しています。最終的に、18.2Ω と 330pF という値で、アクイジション時間内に最下位ビット (LSB) の 1/2 を優に下回るまでセトリングできることが分かりました。

DC 伝達特性

以下のグラフは、0～3.3Vの入力に対する出力のシミュレーション結果を示しています。アナログ フロントエンドの線形出力範囲は±3.3Vであり、ADC(AVDD＝3.3V使用)の入力電圧範囲(FSR)と一致しています。

AC 伝達特性

アナログ フロントエンドの帯域幅のシミュレーション結果は、利得0dBで4.12MHzであることから、線形利得は1となります。この帯域幅により、250ksps の入力信号で ADC の入力は十分に安定化できます。

ADC 過渡入力電圧セトリング シミュレーション

以下のシミュレーションは、ADCのサンプル/ホールド コンデンサによる3.3V DC入力信号のセトリングを示しています。このシミュレーションは、アナログ フロントエンドには大きなステップ入力(0V～3.3V)でADCを駆動する能力があるため、割り当てられたアクイジション時間(95ns)でLSBの1/2 (約200µV)以内にセトリングできることを示しています。この件の詳しい理論については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。また、これらのシミュレーション ファイルをダウンロードするには、巻末のリンクをクリックしてください。

ノイズ シミュレーション

ここでは簡易なノイズ計算を行って概算値を出し、シミュレーション結果と比較します。抵抗ノイズは、システム全体のノイズの大部分を占めるため、この計算に入れます。なお、抵抗ノイズは抵抗値を小さくすることによって低減できますが、代償として、帰還回路での消費電力は増加します。

計算結果とシミュレーション結果はよく一致しています。この件の詳しい理論については、『TI Precision Labs - ADCs』トレーニング ビデオ シリーズを参照してください。

使用デバイス

主要なファイルへのリンク (TINA)：

テキサス・インスツルメンツ、SBAA264 用の設計ファイル、SBAC188 ソフトウェア サポート