設計の説明

このシングル エンドから差動への変換回路には、2 つの演算増幅器 (オペアンプ) を使っています。ユニポーラのデジタル / アナログ コンバータ (DAC) チャネルから、バイポーラ差動出力を生成します。この種の回路は、光モジュール、都市部データセンターの相互接続、超音波スキャナ、X 線システムなど低ノイズの要求されるアプリケーションで非常に有用です。AC 性能を重視する場合、他の設計手法として完全差動アンプ (FDA) も有用ですが、オペアンプの手法では最良の DC 特性が得られます。そうは言うものの、特定のオペアンプや FDA はこの 2 つのトポロジの比較に影響を与えます。

デザイン ノート

1. 必要な分解能と出力範囲を持つ DAC を選択します。
2. 次の主要な要件を考慮して、システムの仕様を満たすオペアンプを選択します。
   • レールまでのスイング：5V 電源レールの場合、レール ツー レールでゼロ クロスオーバー歪みのデバイス (例：OPA320、OPA365) を使用するのが一般的です。
   • オフセット電圧とドリフト：この回路が FDA 手法よりも優れている点の 1 つは、一部のオペアンプの DC 性能が非常に優れていることです。
   • 帯域幅と静止電流：FDA 手法と比較して、この回路のもう 1 つの利点は、オペアンプの帯域幅と、それに関係する静止時電流を、広い範囲から選択できることです。サンプリング レートが低い場合、低帯域幅で低消費電流のオペアンプが最適です。
3. 出力の熱ノイズが最小になるように、R₁ および R₂ を選択します。

設計手順

1. DAC80501 などの DAC を選択します。これは 16 ビット、シングル チャネルのバッファ付き電圧出力 DAC で、2.5V の基準電圧が内蔵されています。基準出力は、同相電圧 (V_CM) としても使用できます。
2. OPA320 などの低歪みオペアンプを選択します。
3. 回路の DC 伝達関数は、次の式で表されます。
   
   
   • ゲインを 1 にして、ノイズを最小化するため、R₁ と R₂ に 1kΩ を選択します。ゲイン誤差を最小化するため、0.1% 公差の抵抗を使用します。
   • U1 から差動出力への熱ノイズ寄与分は、U1 から直接のパスと、U2 を経由する反転のパスに分けられます。どちらのノイズも相互に関連しているため、直接加算されます。DAC80501 の出力ノイズ密度 (e_n-DAC) は 74nV/√Hz で、OPA320 のノイズ密度 (e_n-AMP) は 7nV/√Hz です。U1 のノイズ ゲイン (G_n-U1) は 1 です。したがって、U1 が出力に加算する全ノイズ密度 (e_n-U1) は次の式で与えられます。
     
   • ゲイン抵抗 R₁ および R₂ が加算する熱ノイズ (e_n-R) は次の式で与えられます。
     
   • U2 が加算する無相関のノイズ密度 (e_n-U2) は、ゲイン抵抗の熱ノイズ (e_n-R)、U2 の熱ノイズ (e_n-AMP)、V_CM が DAC80501 の V_REF 出力を経由するときに加算するノイズ (e_n-VREF) の合成となります。e_n-VREF は 140nV/√Hz です。U2 のノイズ ゲイン (G_n-U2)、すなわち 1+(R₂/R₁) は 2 です。したがって、e_n-U2 は次のように表されます。
     
   • 最後に、U1 と U2 からのノイズを合わせると、差動出力での全ノイズ密度 (e_n-T) が得られます。
     

   差動出力における熱ノイズのシミュレーション値を、次の図に示します。シミュレーション値の 316.9nV/√Hz は、計算された値とほぼ同じです。DAC 出力と V_REF 出力の熱ノイズは、ノイズのシミュレーションのため、等価抵抗でエミュレートされています。

差動出力での熱ノイズ密度 (V_CM = V_REF)

DC 伝達特性 (V_CM = 0V)

周波数応答 (振幅)

周波数応答 (位相)

群遅延

群遅延は、印加された入力信号と出力信号との間の時間遅延です。すべてのアンプおよびフィルタには群遅延が存在します。この回路では、反転パスと非反転パスの両方に異なる群遅延が存在するため、群遅延が重要となります。これにより、高い周波数の信号が歪む可能性があります。詳細については、時間ドメイン プロットの群遅延を参照してください。

出力過渡応答

設計に使用しているデバイスと代替部品

主要なファイルへのリンク

テキサス・インスツルメンツ、TINA SBAM419、ソース ファイル