設計の説明

このデュアル同時サンプリング SAR ADC と 4 × 2 チャネル多重化アナログ フロント エンドからなるデータ アクイジション ソリューションは、±3.866V の範囲の差動電圧信号を測定でき、最高 3MSPS の ADC サンプリング レート (またはチャネルあたり 750kSPS の実効サンプリング レート)、16 ビットの分解能をサポートしています。この回路はデュアル同時サンプリング SAR ADC を使用し、各 SAR ADC を 2 つの 4:1 (2x) マルチプレクサに接続して、ADC 1 個につき 4 つの差動入力チャネルを提供します。8 つの完全差動アンプ (FDA) が、多重化された SAR ADC 入力を駆動します。この回路は、光モジュールやアナログ入力モジュールといった用途でのデュアル同時信号の高精度測定に適用できます。また、サーボ ドライブ制御モジュール、サーボ ドライブ位置フィードバック、サーボ ドライブ位置センサなどのモータ駆動用途にも使えます。

仕様

デザイン ノート

1. デュアル同時サンプリング、高スループット (3MSPS) という要件のため、ADS9224R を選択しました。
2. 各 ADC で 4 チャネル差動入力をサポートするために、TMUX1109 4:1 (2x) マルチプレクサを選択しました。
3. ADC のフルスケール範囲、分解能、同相範囲の仕様を確認します。これについては「部品選定」で述べます。
4. 同相および出力振幅の仕様に基づいて、FDA (THS4551) の線形範囲を決定します。これについては「部品選定」で述べます。
5. 歪みを最小限に抑えるために、ADC 入力のすべてのフィルタ コンデンサには COG コンデンサを選択します。
6. FDA のゲイン抵抗 RF1、2、RG1、2 を選択します。高精度、低ゲイン ドリフトを実現し、歪みを最小限に抑えるために 0.1% 20ppm/℃以下の薄膜抵抗を使用します。
7. 『Introduction to SAR ADC Front-End Component Selection』で、電荷バケツ回路 Rfil1、Rfil1、Cfil の選定方法を説明しています。これらの部品の値は、アンプの帯域幅、データ コンバータのサンプリング レート、データ コンバータの設計によって決まります。ここに示す値は、この例のアンプとデータ コンバータで適切なセトリングとAC性能を実現します。設計を変更する場合は、別のRCフィルタを選定する必要があります。
8. THS4551 は、ADC の入力サンプリングとマルチプレクサの電荷注入による電荷のキックバック過渡電圧を安定化するのに十分な帯域幅を備えており、同相レベルを SAR ADC の電圧範囲にシフトできるため、高速 高精度の完全差動 SAR アプリケーションによく使用されています。

部品選定

過渡セトリングの最適化

TINA シミュレーションを使用して、安定性と高速な過渡セトリングを実現するように RC キックバック フィルタを最適化します。過渡シミュレーションでは、マルチプレクサ (TMUX1109) の 2 つの隣接チャネルを使用します。マルチプレクサによるスキャン シーケンス中のワーストケースの過渡セトリングをシミュレートするために、2 つの隣接チャネルをそれぞれ正のフルスケールと負のフルスケールに近い電圧に設定します。マルチプレクサのドレイン容量と直列抵抗を、マルチプレクサ シミュレーション回路でモデル化します。SAR ADC のサンプル / ホールド コンデンサは、アクイジション期間中に SAR ADC の分解能である 16 ビット以内にセトリングする必要があります。このシミュレーション回路の概略回路図を以下に示します。

マルチプレクサと ADC の制御タイミング

下図に、ADC の変換制御 (CONVST) とマルチプレクサのチャネル制御のタイミングを示します。ADS9224R は最高サンプリング レート 3Msps (最小サイクル時間 333ns) をサポートしています。CONVST 信号の立ち上がりエッジの前にチャネルが切り替わるのを防止するため、CONVST の立ち上がりエッジ後の MUX のチャネル制御タイミングにわずかな遅延を挿入します。この件の詳しい理論については、TI の設計である 16 ビット、400kSPS、4 チャネル多重データ取得システム、高入力電圧用リファレンス デザインを参照してください。

過渡セトリングの結果

以下の TINA 過渡シミュレーションは、隣接 MUX チャネル間のフルスケール ステップ変動後の FDA、マルチプレクサ、SAR ADC サンプル/ホールドのセトリングを示しています。このようなシミュレーションは、サンプル/ホールド キックバック回路とAFE アンプ回路が適正に選定されていることを示します。最高水準のセトリングと AC 性能を実現する RC フィルタの選定方法については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。

AC 伝達特性

この回路のゲインは 0dB (1V/V)、周波数帯域幅のシミュレーション結果は 16.45MHz です。帯域幅の計算結果とシミュレーション結果がほぼ一致していることに注意します (計算結果 = 17.62MHz、シミュレーション結果 = 16.45MHz)。帯域幅の計算およびシミュレーションの概要については、『オペアンプの帯域幅』を参照してください。

システムの帯域幅は出力フィルタにより設定されます。

安定化シミュレーションのグラフ

以下の回路を TINA で使用し、TINA の AC 解析を用いてループ ゲインの測定と位相マージンの検証を行います。帰還ループ内に抵抗 RISO = 10Ω を使用して、位相マージンを増やします。この回路は安定性に優れています (約 45°の位相マージン)。この件の詳しい理論については、『オペアンプの安定性』を参照してください。

ノイズ シミュレーション

下図に、FDA 回路の総ノイズの TINA シミュレーション結果を示します。この件の詳しい理論については、『Calculating the Total Noise for ADC Systems』を参照してください。ノイズの計算結果とシミュレーション結果がほぼ一致していることに注意します (計算結果 = 55.9µV_rms、シミュレーション結果 = 51.5µV_rms)。

使用デバイス

主要なファイルへのリンク

テキサス・インスツルメンツ、SBAC219 TINA ファイル、ソフトウェア サポート