設計の説明

この回路は、ISO224 絶縁アンプ、TLV9002 オペアンプ、ADS7142 SAR ADC を活用して ±12V の絶縁電圧センシング測定を行います。ISO224 は ±12V のシングルエンド信号を ⅓V/V の固定ゲインで測定し、VDD2/2 の出力同相電圧で ±4V 絶縁差動出力電圧を生成できます。TLV9002 のチャネル 1 は、ADS7142 の入力範囲に合わせて ISO224 の出力をコンディショニングし、チャネル 2 は ISO224 のフェイルセーフ出力を監視します。ADS7142 は、フルスケール入力と AVDD 基準電圧の範囲が 1.65V～3.6V である 2 チャネル ADC です。このクックブック回路では ADS7142 の 2 チャネル入力を疑似差動構成で使用し、正と負の両方の信号を ISO224 で測定できます。この回路は、列車制御 / 管理システム、アナログ入力モジュール、インバータとモーター制御など、多くの産業用高電圧アプリケーションに適用できます。本書の「部品選定」の式と説明は、各システムの仕様や要件に応じてカスタマイズできます。

デザイン ノート

1. 広い入力範囲、柔軟な電源構成、高い精度が理由で、ISO224 を選択しました。
2. 超低消費電力、高集積、柔軟な電源構成、小さなサイズが理由で、ADS7142 を選択しました。
3. コスト最適化、構成オプション、小さなサイズが理由で、TLV9002 オペアンプを選択しました。
4. AVDD、V_CM、ADC の同相電圧を設定する AINN への疑似差動入力には、低インピーダンスかつ低ノイズの電源を選択します。
5. ADC のフルスケール範囲と同相の仕様を特定します。これについては「部品選定」で述べます。
6. 歪みを最小限に抑えるため、C_FILT には C0G コンデンサを選択します。
7. 最良の性能を得るため、R_FILT1,2 には 0.1% 20ppm/℃以下の薄膜抵抗を使用して、歪みを最小限に抑えることを考慮します。
8. 『Understanding and Calibrating the Offset and Gain for ADC Systems』で、誤差解析の方法を説明しています。ゲイン、オフセット、ドリフト、およびノイズの誤差を最小限に抑える方法については、リンク先をご覧ください。
9. TI プレシジョン ラボ - ADC トレーニング ビデオ シリーズでは、電荷バケツ回路の R_FILT と C_FILT を選択する方法について解説しています。これらの部品の値はアンプの帯域幅、データ コンバータのサンプリング レート、データ コンバータの設計に依存します。ここに示す値は、この例のアンプとデータ コンバータで適切なセトリングと AC 性能を実現します。設計を変更する場合は、別の RC フィルタを選定する必要があります。最高水準のセトリングと AC 性能を実現する RC フィルタの選定方法については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。

部品選定

1. 入力電圧範囲に基づいて絶縁アンプを選択し、出力同相電圧および出力電圧の範囲を決定します。

   ISO224 の電源には、ハイサイド電源に 4.5V～18V、ローサイド電源に 4.5V～5.5V が使えます。ISO224 のシングルエンド入力範囲は ±12V、ゲインは ⅓V/V 固定であるため、この例では同相電圧 VDD2 / 2 (2.5V) で ±4V の差動出力が得られます。

   $\frac{{\pm 12\mathrm{V}}_{\mathrm{I}\mathrm{N},\mathrm{S}\mathrm{i}\mathrm{n}\mathrm{g}\mathrm{l}\mathrm{e}-\mathrm{E}\mathrm{n}\mathrm{d}\mathrm{e}\mathrm{d}}}{3}=\pm {4\mathrm{V}}_{\mathrm{O}\mathrm{U}\mathrm{T},\mathrm{D}\mathrm{i}\mathrm{f}\mathrm{f}\mathrm{e}\mathrm{r}\mathrm{e}\mathrm{n}\mathrm{t}\mathrm{i}\mathrm{a}\mathrm{l}}\mathrm{ }\mathrm{a}\mathrm{t}\mathrm{ }2.5\mathrm{V}\left(\frac{{\mathrm{V}}_{\mathrm{D}\mathrm{D}2}}{2}\right)\mathrm{ }\mathrm{c}\mathrm{o}\mathrm{m}\mathrm{m}\mathrm{o}\mathrm{n}-\mathrm{m}\mathrm{o}\mathrm{d}\mathrm{e}$
2. サイズが小さく低消費電力の ADC を選択します。

   ADS7142 は、疑似差動構成で使用できる小型低消費電力の 2 チャネル ADC です。最大入力範囲は基準電圧により設定され、この例では AVDD (3.3V) と同じです。

   ${\mathrm{A}\mathrm{D}\mathrm{C}}_{\mathrm{F}\mathrm{u}\mathrm{l}\mathrm{l}-\mathrm{S}\mathrm{c}\mathrm{a}\mathrm{l}\mathrm{e}\mathrm{ }\mathrm{R}\mathrm{a}\mathrm{n}\mathrm{g}\mathrm{e}}=\mathrm{ }{\mathrm{V}}_{\mathrm{R}\mathrm{E}\mathrm{F}}=\mathrm{A}\mathrm{V}\mathrm{D}\mathrm{D}=3.3\mathrm{V}$

   疑似差動測定に必要な ADC 同相電圧を求めます。

   ${\mathrm{V}}_{\mathrm{C}\mathrm{M}}=\frac{{\mathrm{V}}_{\mathrm{R}\mathrm{E}\mathrm{F}}}{2}=1.65\mathrm{V}$
3. ISO224 の ±4V 差動、2.5V 同相出力を、ADS7142 の 3.3V 疑似差動、1.65V 同相入力に変換できるオペアンプを選択します。また、ISO224 のフェイルセーフ出力機能を監視できる 2 番目のチャネルを備えたオペアンプを選択することを推奨します。

   TLV9002 は、コストの制約が厳しい小型アプリケーション用に最適化された 2 チャネル、レール ツー レール入出力アンプです。

   チャネル 1 を使用して、ISO224 の ±4V 差動、2.5V 同相出力を、1.65V の同相電圧で 3.3V ピークの疑似差動出力に変換します。R1 = R4 かつ R2 = R3 の場合、伝達関数は次の式で設定されます。

   ${\mathrm{V}}_{\mathrm{O}\mathrm{U}\mathrm{T}}={\mathrm{V}}_{\mathrm{O}\mathrm{U}\mathrm{T}\mathrm{P}}\left(\frac{{\mathrm{R}}_4}{{\mathrm{R}}_3}\right)+{\mathrm{V}}_{\mathrm{O}\mathrm{U}\mathrm{T}\mathrm{N}}\left(\frac{{\mathrm{R}}_1}{{\mathrm{R}}_2}\right)+{\mathrm{V}}_{\mathrm{C}\mathrm{M}}$

   この信号は ±4V から 3.3V に変換する必要があります。すなわち、信号を 3.3V/±4V = 3.3V/8V の割合で減衰させる必要があります。前に計算した値 (1.65V) を V_CM に代入し、R2 と R3 を 10kΩ に設定すると、次の式が得られます。

   $3.3\mathrm{V}=4\mathrm{V}\left(\frac{{\mathrm{R}}_4}{10\mathrm{k}\mathrm{\Omega }}\right)+1.65\mathrm{V}\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }\mathrm{ }0\mathrm{V}=-4\mathrm{V}\left(\frac{{\mathrm{R}}_1}{10\mathrm{k}\mathrm{\Omega }}\right)+1.65\mathrm{V}$

   R1 と R4 についてこの式を解くと、4.125kΩ の値が得られます。

   このトピックの詳細については、『差動出力 (絶縁) アンプのシングルエンド入力 ADC への接続』アプリケーション ブリーフを参照してください。

   TLV9002 のチャネル 2 は、ISO224 のフェイルセーフ出力機能の監視に使用します。ISO224 のフェイルセーフ出力機能は、V_IN ピンの入力信号にかかわらず、ハイサイド電源 (VDD1) が失われると常に有効になります。TLV9002 のチャネル 2 の出力 (VCOMP) はシステム コントローラの GPIO ポートに入力され、フェイルセーフ出力機能が有効な場合常に High に移行します。詳細については、『フェイルセーフ出力機能』アプリケーション ノートを参照してください。

4. 入力信号のセトリングと 140kSPS のサンプル レートに合わせて R1_FILT、R2_FILT、C_FILT を選択します。

   TI Precision Labs のビデオ『Refine the R_FILT and C_FILT Values』では、R_FILT とC_FILT の選定方法を説明しています。最終的に、1.1kΩ と 330pF という値で、アクイジション時間内に最下位ビット (LSB) の 1/2 を優に下回るまでセトリングできることが分かりました。

ADC 過渡入力電圧セトリング シミュレーション

以下に、アクイジション時間が 5.3μs のときの過渡セトリングのシミュレーション結果を示します。88μV のノイズは、0.5 × LSB の制限である 403μV 内に十分収まっています。この件の詳しい理論については、『Refine the Rfilt and Cfilt Values』を参照してください。

主要なファイルへのリンク

絶縁設計の TINA ファイル：SBAC226 を参照してください。

使用デバイス