設計の説明

スマート グリッド市場の保護リレー アプリケーションでは、異なる電圧および電流の間で位相情報を維持するため、ADS8588S などの同時サンプリング ADC が広く使用されています。これらのシステムの動作環境は非常に苛酷であり、最大で振幅 ±30Vpk (60Vpp) の不要な信号が、信号チェーンに印加されることがあります。このため、過電圧による損傷から ADC 入力を保護し、同時に良好な性能を維持することが重要です。本書では、過電圧保護の設計方法について解説し、隣接チャネルの過電圧信号が性能に及ぼす影響についても説明します。最後に、その性能への影響を、 テキサス・インスツルメンツ製のデバイスと、競合他社製のピン互換デバイスの間で比較します。

仕様

デザイン ノート

1. C_EXT フィルタ コンデンサには C0G タイプのコンデンサを使用します。
2. アンプに対するオーバーストレスに関する理論的な説明については、『電気的オーバーストレス』ビデオ シリーズを参照してください。このセクションではアンプについて触れますが、理論はデータ コンバータにも同様に適用されます。

部品選定

1. 電流を 1mA 未満に制限する R_ext(min) を求めます。ADS8588S の入力ピンの推奨最大電流は、ADC の内部構造に基づいて一般に要求される ±10mA です。この 10mA という値は絶対最大定格の制限なので、この値から多少のマージンを設けて、電流を 1mA 未満にすることを推奨します。この設計例の場合、最小外部抵抗は 15kΩ です。
   
   
2. 入力フィルタの帯域幅を目的の周波数に設定するために R_ext または C_ext を選択します。アプリケーションによっては、別のカットオフ周波数が必要になります。この場合、50Hz 信号の 128 次高調波を通過させるため、カットオフ周波数を 6.4kHz にする必要があります。この場合、1nF のコンデンサも必要です。1nF は産業用入力フィルタ コンデンサの一般的な容量値です。この式を適用すると、外部抵抗 (R_ext) の値は 24.9kΩ と決定されます。この手順で計算される外部抵抗は、手順 1 で求めた最小抵抗値より大きいことに注意します (R_ext > R_ext(min))。
   

テスト構成

複数チャネル デバイスを使った現実のアプリケーションでは、1 つのチャネルに過電圧信号が印加され、別のチャネルには有効な信号が送られることがあります。この場合、過電圧信号が印加されるチャネルを損傷から保護すると同時に、有効な信号が入力されるチャネルで良好な性能を維持することが求められます。本書の測定はすべて、チャネル 1 に過電圧信号が印加され、その他のチャネルに有効な信号が印加された状態で行われています。すべての入力は、「部品選定」で設計した回路を使用して保護されています。下図に、テストのセットアップを示します。

デバイスの保護

下図に、ADS8588S 内の各アナログ入力チャネルの概略回路図を示します。8 つのアナログ入力チャネルには、それぞれ内部クランプ保護回路が設計されており、各アナログ入力は最大電圧 ±15V までスイングできます。±15V を超える入力電圧の場合、内部の入力クランプ回路がオンになります。過電圧信号がさらに増大すると、保護回路に流れ込む電流が増大します (『ADS8588S 16 ビット、高速、8 チャネル同時サンプリング ADC、単一電源によるバイポーラ入力』データシートにある、入力クランプ保護回路の I-V 曲線を参照)。入力電流が大きくなると、破壊的になり、ADC デバイスが劣化または損傷することがあります。これが、電流を 1mA 未満に制限する理由です (「部品選定」セクションを参照)。フォルト イベントが発生した場合、クランプ保護回路がオンになり、入力電圧を約 15V に制限して、電流を 1mA 未満に制限します。

過電圧条件での ADC 入力 (AIN_P)

下図に、±30Vpeak 過電圧信号が印加されたときの ADC 入力電圧を示します。クランプがオンになり、ADC 入力が ±15Vpeak に制限されることに注意します。外部抵抗 R_EXT は電流を 1mA 未満に制限し、ADC を損傷から保護します。

内部入力クランプ保護回路の I-V 曲線

下図に、内部クランプの V-I 曲線を示します。入力電圧が ±15V の範囲内である場合、クランプがオフに維持され、リーク電流がごくわずかであることに注意します。電圧が ±15V の範囲外になったとき、クランプがオンになり、電圧を制限します。

SNR と THD (チャネル 1 = 過電圧)

下図は、±30Vpeak (60Vpp) の電気的過大ストレス信号をチャネル 1 に印加し、その他のチャネルを有効な入力信号 (1kHz、-0.5dBFS の正弦波) に接続している状態で測定しました。チャネル 1 に過電圧信号を印加している状態で、有効な入力信号のチャネルの SNR と THD を測定しています。このテストは、ADS8588S とともに、競合他社製のピン互換デバイスについても行っています。ADS8588S の SNR と THD はフォルト信号の影響を受けないか、または影響が最小限であることに注意します。これに対して、競合他社製のデバイスでは、SNR と THD の性能がフォルト信号の影響を大きく受けています。±15Vpeak、±18Vpeak、±21Vpeak、±24Vpeak、±27Vpeak の信号でもこの回路をテストしました。予想どおり、より大きな過大ストレス信号で最悪の結果が得られます。

±30Vpeak (60Vpp) フォルト信号をチャネル 1 に印加し、その他のチャネルに有効な入力信号を印加した場合の SNR および THD 測定による性能検証について引き続き解説します。

その他のチャネルへのフォルト信号のフィードスルー

下図は、±30Vpeak (60Vpp) の電気的過大ストレス信号をチャネル 1 に印加し、その他のチャネルをフローティング状態にして測定しました。フローティングのチャネルへの過電圧信号のフィードスルーは、オシロスコープで測定します。チャネル 2 については、ADS8588S と競合他社製デバイスは同様であることに注意します。その他のチャネル (CH3～CH8) では、ADS8588S のフィードスルーは競合他社製デバイスよりもはるかに小さいです。この結果は、ADS8588S の場合、システムの任意のチャネルに過電圧フォルトが発生しても、有効な入力信号を印加しているチャネルの動作は大きな影響を受けないことをはっきりと示しています。一方、競合他社製デバイスの場合、すべてのチャネルがフォルトによって悪影響を受けています。±15Vpeak、±18Vpeak、±21Vpeak、±24Vpeak、±27Vpeak の信号でもこの回路をテストしました。予想どおり、より大きな過大ストレス信号で最悪の結果が得られます。

以下は、有効な入力信号を印加している ADS8588S のチャネルがフォルト チャネルの影響を受けないことを示すフィードスルー テストの続きです。

使用デバイス

設計の参照資料

テキサス・インスツルメンツ、『統合アナログ フロントエンド (AFE) のゲインおよびドリフト誤差に対する外部 RC フィルタ回路の影響を低減：±10V』、アナログ エンジニア向け回路

テキサス・インスツルメンツ、『統合アナログ フロントエンド (AFE) SAR ADC の入力電圧範囲を拡大する回路』、アナログ エンジニア向け回路