JAJA704B May   2022  – September 2023 AM620-Q1 , AM623 , AM625 , AM625-Q1 , TPS65219 , TPS65219-Q1 , TPS65220

 

  1.   1
  2.   概要
  3.   商標
  4. 1概要
  5. 2TPS65219 の概要
    1. 2.1 TPS65219 機能ブロック図
  6. 3TPS65219 のバリエーション
    1. 3.1 産業用アプリケーション向け TPS65219 NVM
    2. 3.2 車載アプリケーション用 TPS65219-Q1 NVM
  7. 4TPS6521905 ユーザー・プログラマブル NVM
  8. 5AM62x のコア電圧の選択
  9. 6VSYS 電圧ランプ
  10. 7パワー・ブロック図
    1. 7.1 AM62x に電力を供給する TPS6521901
    2. 7.2 AM62x に電力を供給する TPS6521902
    3. 7.3 AM62x に電源を供給する TPS6521903
    4. 7.4 AM62x に電力を供給する TPS6521904
    5. 7.5 AM62x に電力を供給する TPS6521907
    6. 7.6 AM62x に電力を供給する TPS6521908
    7. 7.7 AM62x-Q1 に電力を供給する TPS6521920W-Q1
  11. 8関連資料
  12. 9改訂履歴

3.2 車載アプリケーション用 TPS65219-Q1 NVM

表 3-2 AM62x-Q1 車載アプリケーション用 TPS65219-Q1 NVM
TPS6521920W-Q1
使用事例 Vsys 3.3V
VDD_CORE(2) 0.75V
外部メモリ LDDR4
テクニカル・リファレンス・マニュアル (TRM) SLVUCN8
ハードウェア 低消費電力 Sitara プロセッサ向け AM62x スタータ・キット
BUCK1 Vout 0.75V
帯域幅 高帯域
BUCK2 Vout 1.8V
帯域幅 高帯域
BUCK3 Vout 1.1V
帯域幅 高帯域
LDO1 Vout 3.3V/1.8V (バイパス)
LDO2 Vout 0.85V
LDO3 Vout 1.8V
LDO4 Vout 2.2V
GPIO GPO1 ディセーブル
GPO2 イネーブル
GPIO ディセーブル
モード / リセット 設定 ウォーム・リセット
極性 High = 通常動作

Low = ウォーム・リセット
MODE/SBY 設定 モード
極性 High = 強制 PWM

Low = 自動 PFM
VSEL_SD/DDR 設定 SD
レール LDO1
極性 High = LDO1_VSET

Low = 1.8V
EN/PB/VSENSE ピン構成 イネーブル
最初の電源検出 (1) イネーブル
(1) 最初の電源検出 (FSD) により、EN/PB/VSENSE ピンが OFF_REQ ステータスであっても、電源電圧が印加された直後に電源オンが可能になります。FSD は、EN、PB、または VSENSE などの任意のオン・リクエスト構成と組み合わせて使用できます。最初の電源投入時に、EN/PB/VSENSE ピンは、有効なオン・リクエストがあるかのように見なされます。
(2) 2 つの VDD_CORE 動作ポイントの比較については「セクション 5」を参照してください。