VSYS = 3.3V または 5V | メモリ：LPDDR4 | VDD_CORE = 0.85 V

図 7-6 に、3.3V 入力電源と LDDR4 を搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521908 バリエーションを示します。この構成では Buck1 を 0.85V の出力電圧で構成して、コア・レールに電力を供給します。AM62x の仕様で記述されているように、「VDD_CORE と VDDR_CORE は同じ電源から給電されることが期待されるため、VDD_CORE が 0.85V で動作しているときは一緒に電圧が上昇します」。プロセッサのこの要件により、VDD_CORE と VDDR_CORE の両方に、同じ PMIC レール (Buck1) から電力を供給できます。Buck2 および Buck3 は、それぞれ 1.8V の IO ドメインと LPDDR 電圧を供給します。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8V の範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、I2C を介して、または VSEL_SD ピンを HIGH (LDO1 = 3.3V) または LOW (LDO1 = 1.8V) に設定することによってトリガできます。LDO3 は 1.8V アナログ・ドメインを供給します。LDO2 および LDO4 は、外部ペリフェラルに電力を供給するために使用できる空き電源リソースです。この NVM のバリエーションでも、電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) で GPO2 がイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。この電源スイッチには適切なランプ・レート仕様の製品を選択し、2 番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります。

TPS6521908 は 5V 入力電源もサポートしています。VSYS = 5V を使用する場合は、外部パワー・スイッチを 3.3V 降圧コンバータに置き換えます。この外部降圧コンバータは、同じ PMIC GPO2 によってイネーブルになります。

図 7-6 AM62 に電力を供給する TPS6521908