図 7-5 に、5V 入力電源と DDR4 メモリを搭載したシステム上で AM62x プロセッサに電力を供給する TPS6521907 バリエーションを示します。この PMIC NVM は TPS6521901 と類似していますが、VDD_CORE = 0.75V ではなく 0.85V をサポートしています。プリレギュレータから供給される 5V 電源はリファレンス・システムのメイン入力電源 (VSYS) と、降圧コンバータの電源入力 (PVIN_Bx) に接続されます。Buck1 を使用して、0.85V のコア・レールに電力を供給します。Buck2 および Buck3 は、それぞれ 3.3V VDDSHVx IO および DDR IO に電力を供給します。Buck2 (3.3V の PMIC レール) は、電源オン・シーケンスで最初に上昇するようにプログラムされているため、一部の LDO の入力電源として使用して、消費電力を最小限に抑えることができます。LDO1 をバイパスとして構成すると、SD カードの電圧を 3.3V～1.8V の範囲で動的に変化させることができます。LDO1 のこの電圧の変化は、I2C を介して、または VSEL_SD ピンを HIGH (LDO1 = 3.3V) または LOW (LDO1 = 1.8V) に設定することによってトリガできます。LDO2 は、外部ペリフェラルに電力を供給するために使用できる空きリソースです。LDO3 は 1.8V のアナログ・ドメインをサポートし、LDO4 は DDR4 メモリ用の 2.5V VPP をサポートします。この電源ソリューションには、1.8V VDDSHV IO ドメインへの電力供給用の外部ディスクリート降圧レギュレータが必要です。この外部ディスクリート・レギュレータは、PMIC の GPO1 を使用してイネーブルにできます。TPS6521907 は、電源オン・シーケンスの 2 番目のスロットで GPO1 をイネーブルにするように、事前にプログラムされています。外部ディスクリート・レギュレータにはアクティブ放電が行われている必要があり、PMIC が次のスロットのレールへの給電を開始する前に立ち上がり、安定した出力電圧に達する必要があります。残りの 2 本の汎用ピン (GPIO および GPO2) は、デフォルトでディセーブルになる空きデジタル・リソースですが、PMIC の電源オン・シーケンスの完了後に I2C を介してイネーブルにすることもできます。

図 7-5 AM62 に電力を供給する TPS6521907