JAJA723A november   2022  – march 2023 MSPM0G1105 , MSPM0G1106 , MSPM0G1107 , MSPM0G1505 , MSPM0G1506 , MSPM0G1507 , MSPM0G3105 , MSPM0G3106 , MSPM0G3107 , MSPM0G3505 , MSPM0G3506 , MSPM0G3507 , MSPM0L1105 , MSPM0L1106 , MSPM0L1303 , MSPM0L1304 , MSPM0L1305 , MSPM0L1306 , MSPM0L1343 , MSPM0L1344 , MSPM0L1345 , MSPM0L1346

 

  1.   概要
  2.   商標
  3. 1MSPM0 製品ラインアップの概要
    1. 1.1 概要
    2. 1.2 STM32 MCU と MSPM0 MCU の製品ラインアップの比較
  4. 2エコシステムと移行
    1. 2.1 ソフトウェア・エコシステムの比較
      1. 2.1.1 MSPM0 ソフトウェア開発キット (MSPM0 SDK)
      2. 2.1.2 CubeIDE と Code Composer Studio IDE (CCS) の比較
      3. 2.1.3 CubeMX と SysConfig の比較
    2. 2.2 ハードウェア・エコシステム
    3. 2.3 デバッグ・ツール
    4. 2.4 移行プロセス
    5. 2.5 移行と移植の例
  5. 3コア・アーキテクチャの比較
    1. 3.1 CPU
    2. 3.2 組み込みメモリの比較
      1. 3.2.1 フラッシュの特長
      2. 3.2.2 フラッシュの構成
      3. 3.2.3 内蔵 SRAM
    3. 3.3 電源投入とリセットの概要と比較
    4. 3.4 クロックの概要と比較
    5. 3.5 MSPM0 の動作モードの概要と比較
    6. 3.6 割り込みとイベントの比較
    7. 3.7 デバッグとプログラミングの比較
  6. 4デジタル・ペリフェラルの比較
    1. 4.1 汎用 I/O (GPIO、IOMUX)
    2. 4.2 UART (Universal Asynchronous Receiver-Transmitter)
    3. 4.3 シリアル・ペリフェラル・インターフェイス (SPI)
    4. 4.4 I2C
    5. 4.5 タイマ (TIMGx、TIMAx)
    6. 4.6 ウィンドウ付きウォッチドッグ・タイマ (WWDT)
    7. 4.7 リアルタイム・クロック (RTC)
  7. 5アナログ・ペリフェラルの比較
    1. 5.1 A/D コンバータ (ADC)
    2. 5.2 コンパレータ (COMP)
    3. 5.3 D/A コンバータ (DAC)
    4. 5.4 オペアンプ (OPA)
    5. 5.5 基準電圧 (VREF)
  8. 6改訂履歴

フラッシュの構成

フラッシュ・メモリは、アプリケーション・コードとデータ、デバイスのブート構成、および工場出荷時にテキサス・インスツルメンツが事前にプログラムしたパラメータを保存するために使用されます。フラッシュ・メモリは 1 つ以上のバンクに編成され、各バンクのメモリはさらに 1 つ以上の論理メモリ領域にマップされ、アプリケーションで使用できるようにシステム・アドレス空間が割り当てられます。

メモリ・バンク

ほとんどの MSPM0 デバイスは、単一のフラッシュ・バンク (BANK0) を実装しています。単一のフラッシュ・バンクを持つデバイスでは、継続的なプログラム / 消去動作により、フラッシュ・メモリに対するすべての読み取り要求が停止し、動作が完了してフラッシュ・コントローラがバンクの制御を解放するまで保持されます。複数のフラッシュ・バンクを持つデバイスでも、バンク上のプログラム / 消去動作により、プログラム / 消去動作を実行しているバンクに対して発行された読み取り要求は停止されますが、他のバンクに対して発行された読み取り要求を停止することはありません。したがって、複数のバンクが存在するため、以下のようなアプリケーション・ケースが可能になります。

  • デュアル・イメージ・ファームウェアの更新 (アプリケーションは、1 つのフラッシュ・バンクからコードを実行でき、アプリケーションの実行を停止せずに、もう 1 つのイメージをもう 1 つの対称型フラッシュ・バンクにプログラムすることが可能)
  • EEPROM エミュレーション (アプリケーションは 1 つのフラッシュ・バンクからコードを実行でき、もう 1 つのフラッシュ・バンクを使用してアプリケーションの実行を停止せずにデータを書き込むことができます)

フラッシュ・メモリ領域

各バンク内のメモリは、各バンクのメモリがサポートする機能に基づいて、1 つまたは複数の論理領域にマップされます。4 つの領域があります。

  • FACTORY - デバイス ID およびその他のパラメータ
  • NONMAIN - デバイス・ブート構成 (BCR および BSL)
  • MAIN - アプリケーションのコードとデータ
  • DATA - データまたは EEPROM エミュレーション

1 つのバンクを持つデバイスは、FACTORY、NONMAIN、および MAIN 領域を BANK0 (存在する唯一のバンク) に実装しており、データ領域は利用できません。複数のバンクを持つデバイスは、FACTORY、NONMAIN、および MAIN 領域も BANK0 に実装していますが、MAIN 領域または DATA 領域を実装できる追加のバンク (BANK1 から BANK4) が含まれています。

NONMAIN メモリ

NONMAIN は、デバイスをブートするために BCR と BSL が使用する構成データを格納する、フラッシュ・メモリの専用領域です。この領域は、他の目的では使用されません。BCR と BSL にはどちらも構成ポリシーがあり、NONMAIN フラッシュ領域にプログラムされた値を変更することで、デフォルト値 (開発および評価時の標準値) をそのままにするか、特定の目的 (量産プログラミング時の標準値) に変更することができます。