図 3-1 に、本提案の回路の概略ブロック図を示します。ここではパワー スイッチとして IGBT を使用していますが、若干の変更でパワー MOSFET にも適した設計となっています。

図 3-1 システムの概略ブロック図

NAND ゲートを使用することで、PWM 入力が High のときのみ V_CE を監視する機能を実現しています。センシングされた V_CE が DESAT スレッショルド VREF を超えると、チップはゲート ドライバの入力をディセーブルします。アプリケーション回路の主要なパラメータを、表 3-1 に示します。

UCC2351x シリーズは、IGBT、SiC、MOSFET のパワー スイッチの駆動に使用できます。UCC23511 と UCC23513 はどちらも、8.5mm 以上の沿面距離と空間距離を持つ、本体サイズ 7.50mm × 4.68mm のストレッチ SO-6 パッケージで提供されます。どちらのデバイスも、ピン互換性を維持しながら、標準的なフォトカプラ ベースのゲート ドライバに比べて性能と信頼性を大幅に向上させます。性能については、高い CMTI、低伝搬遅延、小さなパルス幅歪みといったアドバンテージを持っています。入力段にはダイオード エミュレーション (ediode) が採用されており、従来の LED に比べて長期的な信頼性と優れた経時特性を実現します。

AMC23C11 絶縁型コンパレータは、本体サイズ 5.85mm × 7.50mm の 8 ピンのワイド ボディ SOIC パッケージで供給されます。このデバイスは、VIN ピンの入力電圧を 20mV～2V まで調整可能なスレッショルドと比較し、100μA の内部リファレンス電流と外付け抵抗により設定されます。オープン ドレイン出力は、入力電圧 VIN がリファレンス電圧 VREF を上回ると能動的に Low にプルされます。VIN がトリップ スレッショルドを下回ると、デバイスの動作は LATCH ピンによって決まります。

• LATCH ピンが Low にプルされると、デバイスは透過モードに設定され、出力状態はトリップ スレッショルドに応じて変化し、入力信号に追従します。
• LATCH ピンが High にプルされる、デバイスはラッチ モードに設定されます。範囲外の状態が検出されると、OUT ピンは Low にプルされてラッチされます。このラッチは、LATCH ピンが少なくとも 4μs 間 Low にプルされるまで解除されません。

AMC23C11 の絶縁バリアは、磁気干渉に対して高い耐性があり、最大 5kV_RMS の強化ガルバニック絶縁を実現することが認証されています。