JAJS136K January   2006  – January 2024 TPS5430 , TPS5431

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD Ratings
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報 (DDA パッケージ)
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  発振周波数
      2. 6.3.2  基準電圧
      3. 6.3.3  イネーブル (ENA) と内部スロースタート時間
      4. 6.3.4  低電圧誤動作防止 (UVLO)
      5. 6.3.5  ブースト･キャパシタ (BOOT)
      6. 6.3.6  出力フィードバック (VSENSE) と内部補償
      7. 6.3.7  電圧フィード･フォワード
      8. 6.3.8  パルス幅変調 (PWM) 制御
      9. 6.3.9  過電流保護
      10. 6.3.10 過電圧保護
      11. 6.3.11 サーマル・シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 最小入力電圧付近での動作
      2. 6.4.2 ENA 制御による動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 12V 入力から 5.0V 出力
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
          1. 7.2.1.2.1 WEBENCH® ツールによるカスタム設計
          2. 7.2.1.2.2 スイッチング周波数
          3. 7.2.1.2.3 入力キャパシタ
          4. 7.2.1.2.4 出力フィルタ部品
            1. 7.2.1.2.4.1 インダクタの選択
            2. 7.2.1.2.4.2 キャパシタの選択
          5. 7.2.1.2.5 出力電圧設定点
          6. 7.2.1.2.6 ブート コンデンサ
          7. 7.2.1.2.7 キャッチ ダイオード
          8. 7.2.1.2.8 詳細情報
            1. 7.2.1.2.8.1 出力電圧の制限
            2. 7.2.1.2.8.2 内部補償回路
            3. 7.2.1.2.8.3 熱に関する計算
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 TPS5430 を使用した広い入力電圧範囲
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 TPS5431 を使用した広い入力電圧範囲
          1. 7.2.2.3.1 設計要件
          2. 7.2.2.3.2 詳細な設計手順
      3. 7.2.3 セラミック出力フィルタ キャパシタを使用する回路
        1. 7.2.3.1 設計要件
        2. 7.2.3.2 詳細な設計手順
          1. 7.2.3.2.1 出力フィルタ部品の選択
          2. 7.2.3.2.2 外部補償回路
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイスのサポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
      2. 8.1.2 開発サポート
        1. 8.1.2.1 WEBENCH® ツールによるカスタム設計
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 Revision History
  11. 10メカニカル、パッケージ、および注文情報
7.2.1.2.8.1 出力電圧の制限

TPS543x の内部設計により、任意の与えられた入力電圧に対して、出力電圧の上限と下限が設定されます。出力電圧設定点の上限は、最大デューティ･サイクルの 87% に制限され、以下の式で求められます。

式 13. GUID-F496DA34-F466-4CC6-AC01-E6BFCF57BE05-low.gif

ここで、

  • VINMIN = 最小入力電圧
  • IOMAX = 最大負荷電流
  • VD = キャッチ ダイオードの順方向電圧
  • RL= 出力インダクタの直列抵抗

この式では、内部のハイサイド FET に対する最大オン抵抗を想定しています。

下限は、最小制御可能オン時間 (最大で 200ns) によって制限されます。特定の入力電圧と最小負荷電流に対応する最小出力電圧の概数は、次の式で求めることができます。

式 14. GUID-AC3D201D-0C8F-49C4-A783-D16A8407312A-low.gif

ここで、

  • VINMAX = 最大入力電圧
  • IOMIN = 最小負荷電流
  • VD = キャッチ ダイオードの順方向電圧
  • RL= 出力インダクタの直列抵抗