JAJS973K June   2005  – March 2024 DS40MB200

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作定格
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 CML 入力および EQ
      2. 7.3.2 マルチプレクサとループバック制御
      3. 7.3.3 CML ドライバとプリエンファシス制御
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントのサポート
      1. 11.1.1 関連資料
    2. 11.2 ドキュメントの更新通知を受け取る方法
    3. 11.3 サポート・リソース
    4. 11.4 商標
    5. 11.5 静電気放電に関する注意事項
    6. 11.6 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

4 ピン構成および機能

DS40MB200 NJU パッケージ48 ピン WQFN上面図図 4-1 NJU パッケージ48 ピン WQFN上面図
表 4-1 ピンの機能
ピン I/O(1) 説明(2)
名称 番号
ライン側高速差動 I/O
LI_0+
LI_0−		 6
7		 I ライン側の port_0 の反転および非反転差動入力。LI_0+ および LI_0 −は、内部リファレンス電圧に内部で 50Ω を接続しています。図 7-1 を参照してください。
LI_1+
LI_1−		 30
31		 I ライン側の port_1 の反転および非反転差動入力。LI_1+ および LI_1 −は、内部リファレンス電圧に内部で 50Ω を接続しています。図 7-1 を参照してください。
LO_0+
LO_0−		 33
34		 O ライン側の port_0 の反転および非反転差動出力。LO_0+ および LO_0−は、VCC に内部で 50Ω を接続しています。
LO_1+
LO_1−		 9
10		 O ライン側の port_1 の反転および非反転差動出力。LO_1+ および LO_1−は、VCC に内部で 50Ω を接続しています。
スイッチ側高速差動 I/O
SIA_0+
SIA_0−		 40
39		 I switch_A 側の mux_0 への反転および非反転差動入力。SIA_0+ および SIA_0 −は、内部リファレンス電圧に内部で 50 Ω を接続しています。図 7-1 を参照してください。
SIA_1+
SIA_1−		 16
15		 I switch_A 側の mux_1 への反転および非反転差動入力。SIA_1+ および SIA_1 −は、内部リファレンス電圧に内部で 50 Ω を接続しています。図 7-1 を参照してください。
SIB_0+
SIB_0−		 43
42		 I switch_B 側の mux_0 への反転および非反転差動入力。SIB_0+ および SIB_0 −は、内部リファレンス電圧に内部で 50Ω を接続しています。図 7-1 を参照してください。
SIB_1+
SIB_1−		 19
18		 I switch_B 側の mux_1 への反転および非反転差動入力。SIB_1+ および SIB_1 −は、内部リファレンス電圧に内部で 50Ω を接続しています。図 7-1 を参照してください。
SOA_0+
SOA_0−		 46
45		 O switch_A 側にある mux_0 の反転および非反転差動出力。SOA_0+ および SOA_0−は、VCC に内部で 50Ω を接続しています。
SOA_1+
SOA_1−		 22
21		 O switch_A 側にある mux_1 の反転および非反転差動出力。SOA_1+ および SOA_1−は、VCC に内部で 50Ω を接続しています。
SOB_0+
SOB_0−		 4
3		 O switch_B 側にある mux_0 の反転および非反転差動出力。SOB_0+ および SOB_0−は、VCC に内部で 50Ω を接続しています。
SOB_1+
SOB_1−		 28
27		 O switch_B 側にある mux_1 の反転および非反転差動出力。SOB_1+ および SOB_1−は、VCC に内部で 50Ω を接続しています。
制御 (3.3V LVCMOS)
LB0A 47 I LB0A をロジック Low にすると、SIA_0± から SOA_0± までの内部ループバック パスがイネーブルになります。LB0A は内部で High にプルアップされています。
LB0B 48 I LB0B をロジック Low にすると、SIB_0± から SOB_0± までの内部ループバック パスがイネーブルになります。LB0B は内部で High にプルアップされています。
LB1A 23 I LB1A をロジック Low にすると、SIA_1± から SOA_1± までの内部ループバック パスがイネーブルになります。LB1A は内部で High にプルアップされています。
LB1B 24 I LB1B をロジック Low にすると、SIB_1± から SOB_1± までの内部ループバック パスがイネーブルになります。LB1B は内部で High にプルアップされています。
MUX_S0 37 I MUX_S0 をロジック Low にすると、mux_0 を switch B に選択します。MUX_S0 は内部で High にプルアップされます。mux_0 のデフォルト状態は switch A です。
MUX_S1 13 I MUX_S1 をロジック Low にすると、mux_1 を switch B に選択します。MUX_S1 は内部で High にプルアップされます。mux_1 のデフォルト状態は switch A です。
PREL_0
PREL_1		 12
1		 I PREL_0 および PREL_1 は、ライン側ドライバの出力プリエンファシス (LO_0± および LO_1±) を選択します。PREL_0 および PREL_1 は内部で High にプルアップされます。ライン側のプリエンファシス レベルについては、表 7-3 を参照してください。
PRES_0
PRES_1		 36
25		 I PRES_0 および PRES_1 は、スイッチ側ドライバ (SOA_0±、SOB_0±、SOA_1±、SOB_1±) の出力プリエンファシスを選択します。PRES_0 および PRES_1 は内部で High にプルアップされます。スイッチ側のプリエンファシス レベルについては、表 7-4 を参照してください。
RSV 26 I 出荷時テストをサポートするための予約ピン。このピンはオープンのままにするか、GND に接続する、あるいは外付けプルダウン抵抗を介して GND に接続することができます。
電源
GND 5、11、17、32、41 P グランド基準。各グランド ピンは、低インダクタンスのパスを経由してグランド プレーンに接続する必要があり、通常、GND ピンのランディング パッドのできるだけ近くに配置されたビアを使用します。
GND DAP P ダイ アタッチ パッド (DAP) は、WQFN-48 パッケージの底面、中央にある金属コンタクトです。グランド インピーダンスを低減し、パッケージの放熱性能を向上させるため、少なくとも 4 つのビアを使用して GND プレーンに接続する必要があります。
VCC 2、8、14、20、29、35、38、44 P VCC = 3.3V ± 5%.
各 VCC ピンは、低インダクタンスのパスを経由して VCC プレーンに接続する必要があり、通常、VCC ピンのランディング パッドのできるだけ近くに配置されたビアを使用します。
各 VCC ピンとグランド プレーンの間に、0.01μF または 0.1μF の X7R、0402 サイズのバイパス コンデンサを接続することを推奨します。
(1) I = 入力、O = 出力、P = 電源
(2) すべての CML 入力または出力は AC 結合する必要があります。